35V 4A SiC dan IGBT Pemacu 8-Pin dengan Bias Negatif Terpadu

1. Ciri-ciri

• Kapasiti arus pendorong: 4A arus pendorong puncak tenggelam dan sumber

• Julat VCC luas sehingga 35V

• Bias negatif 3.5V terpadu

• Didesain untuk sisi rendah dan sesuai untuk kuasa sisi tinggi bootstrap

• UVLO untuk voltan pendorong positif dan negatif

• Pengesanan desas untuk perlindungan litar pendek dengan masa blanking dalaman

• Output gangguan apabila UVLO atau DESAT dikesan

• Rujukan 5V 10mA untuk litar ekstern, contohnya pengasing digital

• Input yang sesuai dengan TTL dan CMOS

• SOIC-8 dengan pad terdedah untuk aplikasi frekuensi tinggi dan kuasa

• Penundaan propagasi rendah 45ns tipikal dengan penapis de-glitch binaan

• Lulus AEC-Q100

2. Aplikasi

• Penjenama EV On Board

• Inverter EV/HEV dan stesen cas

• Penukar AC/DC dan DC/DC

• Gerakan Motor

3. Perihalan

IVCR1402Q adalah AEC-Q100 yang layak, 4A single-channel, pendorong pintar berkelajuan tinggi, mampu menggerakkan SiC MOSFETs dan IGBTs dengan cekap dan selamat. Pemacu kuat dengan bias negatif meningkatkan ketahanan terhadap gangguan bunyi akibat kesan Miller semasa operasi high dv/dt. Pengesanan desaturation menyediakan perlindungan litar pendek yang kukuh dan mengurangkan risiko kerosakan peranti kuasa dan komponen sistem. Masa blanking tetap 200ns dimasukkan untuk mengelakkan pelindung arus terlalu dari dipicu secara prematur oleh lonjakan arus dan bunyi pada tepi pemilihan. Tekanan voltan positif UVLO dan perlindungan UVLO bias negatif tetap memastikan voltan gerbang operasi sihat. Isyarat salah aktif rendah memberitahu sistem apabila UVLO atau arus terlalu berlaku. Kemunduran propagasi rendah dan ketidaksempurnaan dengan pad termal terpendedek membolehkan SiC MOSFETs bertukar pada ratusan kHz. Penjana voltan negatif terpadu dan output rujukan 5V meminimumkan bilangan komponen luaran. Ini adalah pendorong SiC MOSFET dan IGBT industri pertama yang termasuk penjana voltan negatif, desaturation dan UVLO dalam bungkusan 8-pin. Ini adalah pendorong ideal untuk reka bentuk ringkas.

Maklumat Peranti

4. Pengaturcaraan Pin dan Fungsi

5. Spesifikasi

5.1 Penilaian Maksimum Mutlak

Lebih julat suhu udara percuma (kecuali dinyatakan lain) (1)

(1) Operasi melampaui senarai di bawah Penilaian Maksima Mutlak boleh menyebabkan kerosakan kekal kepada peranti.

Pendedahan kepada keadaan penilaian maksima mutlak untuk tempoh yang panjang boleh mempengaruhi kebolehpercayaan peranti.

5.2 Penilaian ESD

5.3 Syarat Operasi Dianjurkan

5.4 Maklumat Terma

5.5 Spesifikasi Elektrik

Kecuali dinyatakan lain, VCC = 25 V, TA = –40°C hingga 125°C, kapasitansi bypass 1-μF dari VCC ke GND, f = 100 kHz.

Arus adalah positif masuk dan negatif keluar terminal yang ditentukan. Spesifikasi keadaan tipikal adalah pada 25°C.

6 Ciri-ciri Tipikal

7 Perincian Penerangan

Pemacu IVCR1402Q mewakili perkembangan terkini teknologi pemacu gerbang satu saluran rendah sisi berkelajuan tinggi oleh InventChip

dengan ciri pembangkitan voltan negatif bawaan, perlindungan desaturasi/pintasan pendek,

UVLO boleh diprogram. Pemacu ini menawarkan ciri terbaik dalam kelasnya dan pengendalian gerbang SiC MOSFET yang paling padat dan boleh dipercayai

Ia merupakan pemacu pertama dalam industri yang dilengkapi dengan semua keperluan gerbang SiC MOSFET

ciri-ciri pemanduan dalam sebuah kemasan SOIC-8.

Rajah Blok Fungsi

7.1 Input

IN adalah input pemandu gerbang logik yang tidak mengembalikan. Pin ini mempunyai penarik bawah lemah. Input ini adalah tahap logik TTL dan CMOS

yang serasi dengan toleransi input maksimum 20V.

7.2 Output

IVCR1402Q mempunyai peringkat output totem-pole sebanyak 4A. Ia memberikan arus sumber puncak tinggi apabila diperlukan semasa kawasan platou Miller bagi transisi penyalaan pemutus kuasa. Kapabiliti tenggelam yang kuat menghasilkan

impedans tarikan bawah yang sangat rendah dalam peringkat output pemandu yang meningkatkan kekebalan terhadap kesan penyalaan parasit Miller, terutamanya di mana MOSFET Si cas gate rendah atau baharu

MOSFET SiC lebar selang sedang digunakan

kesan penyalaan, terutamanya di mana MOSFET Si cas gate rendah atau MOSFET SiC lebar bandgap baru muncul digunakan

digunakan.

7.3 Penjanaan Voltan Negatif

Pada permulaan, output NEG ditarik ke GND dan menyediakan laluan semasa yang tinggi untuk sumber semasa untuk mengecas

Kondensator voltan negatif luaran CN (1uF biasa) melalui pin OUT. Kondensator boleh dicas ke atas

2.0V dalam masa kurang dari 10 minit. Sebelum voltan kapasitor, VCN, dicas, / FAULT kekal rendah / aktif, mengabaikan

INs tahap logik. Selepas bias negatif sudah siap, kedua-dua pin NEG dan pin / FAULT dibebaskan dan OUT mula untuk

Mengikuti isyarat input IN. Pengatur voltan negatif terbina dalam mengawal voltan negatif kepada -3.5V untuk normal

operasi, tanpa mengira kekerapan PWM dan kitaran kerja. Isyarat pemacu gerbang, NEG, kemudian beralih antara

VCC-3.5V dan -3.5V.

7.4 Di bawah perlindungan voltan

Semua bias dalaman dan luaran pemandu dipantau untuk memastikan keadaan operasi yang sihat. VCC adalah

dipantau oleh litar pengesanan voltan rendah. Keluaran pemandu dimatikan (ditarik rendah) atau kekal rendah jika

voltan di bawah had yang ditetapkan. Perhatikan bahawa ambang UVLO VCC adalah 3.5V lebih tinggi daripada voltan get.

Voltan negatif juga dipantau. UVLO-nya mempunyai ambang penurunan tetap 1.6V. Kekurangan kapasitor voltan negatif

boleh menyebabkan voltan kapasitor di bawah ambang. Pelindung UVLO akan menarik get MOSFET ke tanah. \/FAULT

ditarik rendah apabila UVLO terdedahkan.

7.5 Pengesanan Desaturation

Apabila litar pendek atau arus berlebih berlaku, arus draian atau kolektor peranti kuasa (SiC MOSFET atau IGBT)

boleh meningkat kepada nilai yang sangat tinggi sehingga peranti keluar dari keadaan jenuh, dan Vds\/Vce

peranti akan meningkat kepada nilai yang sangat tinggi. Pin DESAT dengan kapasitor blanking Cblk, biasanya dikunci kepada

Id x Rds_on, sekarang boleh membebankkan lebih tinggi oleh sumber arus malar 1mA dalaman. Apabila

voltan mencapai ambang tipikal 9.5V, OUT dan \/FAULT kedua-duanya ditarik rendah. Masa kosong 200ns disisipkan

pada tepi naik OUT untuk mengelakkan litar perlindungan DESAT dipicu terlebih masa kerana muatan Coss.

Untuk meminimumkan kerugian sumber arus malar dalaman, sumber arus dimatikan apabila suis utama

berada dalam keadaan mati. Dengan memilih kapasitansi yang berbeza, masa tundaan mati (masa kosong luaran) boleh

diprogram. Masa kosong boleh dikira dengan

Teblk = Cblk ∙Vth\/ IDESAT

Sebagai contoh, jika Cblk adalah 47pF, Teblk = 47pF ∙9.5V\/ 1mA = 446ns.

Perhatikan bahawa Teblk sudah termasuk masa kosong dalaman Tblk 200ns.

Untuk tetapan had arus, persamaan berikut boleh digunakan,

Ilimit = (Vth R1* IDESAT VF_D1)/ Rds_on

di mana R1 adalah rintangan pengaturcaraan, VF_D1 adalah voltan dioda voltan tinggi, Rds_on adalah giliran SiC MOSFET

pada rintangan pada suhu simpangan yang dianggarkan, seperti 175C.

Sistem kuasa yang berbeza biasanya memerlukan masa penutupan yang berbeza. Masa bertukar-off yang dioptimumkan boleh memaksimumkan

keupayaan litar pendek sistem sambil mengehadkan Vds dan bunyi voltan bas.

7.6 Kesalahan

/ FAULT adalah output kolektor terbuka tanpa rintangan tarik-up dalaman. Apabila desaturasi dan di bawah voltan

adalah dikesan, pin / FAULT dan OUT kedua-duanya ditarik rendah. Isyarat / FAULT akan kekal rendah untuk 10us selepas

keadaan ralat telah dikeluarkan. / RAlat adalah isyarat pemulihan automatik. Pengendali sistem perlu memutuskan bagaimana

untuk bertindak balas terhadap isyarat / FAULT. Rajah berikut menunjukkan urutan isyarat.

7.7 NEG

Kapasitor bias negatif ekstern dipenuhi dengan cepat apabila NEG menjadi rendah. Ia berlaku semasa daya hidup

dan tempoh restart segera sebelum tempoh 10us /FAULT rendah tamat selepas sebarang kesalahan dikesan. Semasa daya hidup

dan tempoh restart, voltan kapasitor bias negatif VCN diukur. Secepat mungkin voltan itu melampau VN

ambang UVLO, NEG menjadi tinggi-impedans dan OUT mengambil alih kawalan pemanduan gerbang.

8 Aplikasi dan Pelaksanaan

IVCR1402Q adalah pengemudi yang ideal untuk reka bentuk ringkas. Ia adalah pengemudi sisi bawah. Walau bagaimanapun, dengan pembangkit voltan negatif terbina dalam, pengemudi boleh digunakan sebagai pengemudi sisi atas tanpa menggunakan bias terasing.

Boleh digunakan bootstrap kos rendah sebagai ganti. Gambar rajah litar berikut menunjukkan aplikasi pengemudi jambatan separuh tipikal.

Sebuah bootstrap kos rendah boleh digunakan sebagai gantinya. Rajah litar berikut menunjukkan satu aplikasi jambatan separa tipikal

penggera.

9 Tata Letak

Tata letak yang baik adalah langkah utama untuk mencapai prestasi litar yang diingini. Tanah pepejal adalah titik permulaan pertama.

Disarankan untuk menghubungkan pad terpendedek kepada tanah pendorong. Ia adalah peraturan am yang kapasitor mempunyai

keutamaan lebih tinggi berbanding rintangan untuk susunan kedudukan. Kapasitor decoupling 1uF dan 0.1uF

sepatutnya berhampiran dengan pin VCC dan disambungkan kepada satah tanah pendorong. Kapasitor voltan negatif sepatutnya

terletak hampir kepada pin OUT dan NEG. Kapasitor blanking juga sepatutnya berhampiran dengan pendorong. Penapis kecil

(dengan pemalar masa 10ns) mungkin diperlukan pada input IN jika jejak isyarat input perlu melalui

kawasan bising. Berikut adalah tata letak yang disarankan.

10 Maklumat Pemakanan

Dimensi Pakej SOIC-8 (EP)