Tất cả Danh mục
LIÊN HỆ
Bộ Kéo Gate

Trang chủ /  Sản phẩm  /  Các thành phần /  Bộ Kéo Gate

Bộ Kéo Gate

Bộ điều khiển 8 chân SiC và IGBT 35V 4A với điện áp âm tích hợp
Bộ điều khiển 8 chân SiC và IGBT 35V 4A với điện áp âm tích hợp

Bộ điều khiển 8 chân SiC và IGBT 35V 4A với điện áp âm tích hợp

  • Giới thiệu

Giới thiệu

Nơi xuất xứ: Chiết Giang
Tên Thương Hiệu: Inventchip Technology
Số mô hình: IVCR1402DPQR
Chứng nhận: Đạt tiêu chuẩn AEC-Q100


1. Đặc điểm

• Khả năng dòng điện điều khiển: 4A dòng điện đỉnh cao cho cả chìm và nguồn

• Phạm vi VCC rộng lên đến 35V

• Điện áp âm tích hợp 3.5V

• Thiết kế cho bên thấp và phù hợp cho nguồn bên cao bootstrap

• Bảo vệ UVLO cho điện áp cổng dương và âm

• Phát hiện mất bão hòa cho bảo vệ mạch ngắn với thời gian blanking nội bộ

• Đầu ra lỗi khi phát hiện UVLO hoặc DESAT

• Tham chiếu 5V 10mA cho mạch ngoài, ví dụ như bộ cách ly số

• Đầu vào tương thích với TTL và CMOS

• SOIC-8 với đệm hở cho ứng dụng tần số cao và công suất

• Độ trễ truyền thấp 45ns điển hình với bộ lọc de-glitch tích hợp

• Đạt chuẩn AEC-Q100


2. Ứng Dụng

• Bộ sạc On Board cho xe điện EV

• Inverter và trạm sạc cho xe điện EV/HEV

• Bộ chuyển đổi AC/DC và DC/DC

• Điều khiển động cơ


Mô tả

IVCR1402Q là sản phẩm đã đạt chứng nhận AEC-Q100, với khả năng điều khiển đơn kênh 4A, tốc độ cao, thích hợp để vận hành hiệu quả và an toàn các SiC MOSFET và IGBT. Khả năng điều khiển mạnh mẽ với điện áp âm giúp cải thiện khả năng chống nhiễu đối với hiệu ứng Miller trong điều kiện hoạt động có dv/dt cao. Phát hiện trạng thái không bão hòa cung cấp bảo vệ mạch ngắn robust, giảm thiểu nguy cơ hư hại thiết bị công suất và các thành phần hệ thống. Một khoảng thời gian cố định 200ns được chèn vào để ngăn chặn việc kích hoạt bảo vệ quá dòng do xung và nhiễu hiện tượng chuyển đổi biên. Bảo vệ điện áp UVLO dương và âm cố định đảm bảo rằng điện áp cổng luôn ở mức khỏe mạnh. Tín hiệu lỗi active-low cảnh báo hệ thống khi xảy ra UVLO hoặc quá dòng. Độ trễ truyền dẫn thấp và sự không khớp nhỏ cùng với đế nhiệt lộ ra cho phép SiC MOSFET chuyển đổi ở tần số hàng trăm kHz. Việc tích hợp tạo điện áp âm và đầu ra tham chiếu 5V làm giảm số lượng linh kiện bên ngoài. Đây là bộ điều khiển SiC MOSFET và IGBT công nghiệp đầu tiên bao gồm tạo điện áp âm, phát hiện không bão hòa và UVLO trong một gói 8 chân. Nó là bộ điều khiển lý tưởng cho thiết kế gọn nhẹ.

Thông tin Thiết bị

PARTNUMBER Bao bì Đóng gói
IVCR1402DPQR SOIC-8 (EP) Dải và cuộn

image

4. Cấu hình chân và chức năng

chân Tên I/O Mô tả
1VÀO Tôi Đầu vào logic
25VREF O Ngõ ra 5V/10mA cho mạch ngoài
3/FAULTO Ngõ ra lỗi collector hở, kéo xuống thấp khi phát hiện dòng điện quá hoặc UVLO.
4DESAT Tôi Đầu vào phát hiện mất bão hòa
5VCC C Nguồn điện áp dương
6Ra ngoài. O Đầu ra bộ lái cổng
7GND g Đất của bộ lái
8ÂM O Điện áp âm đầu ra
Chân hở Chân dưới hở thường được nối với GND trong bố cục.

5. Thông số kỹ thuật

5.1 Các thông số tối đa tuyệt đối

Trên dải nhiệt độ không khí tự do (trừ khi có ghi chú khác) (1)

min max đơn vị
VCC Tổng điện áp nguồn cung cấp (tham chiếu đến GND) -0.3 35 V
VOUT Điện áp đầu ra của bộ điều khiển cổng -0.3 VCC+0.3 V
IOUTH Dòng điện nguồn đầu ra của bộ điều khiển cổng (tại độ rộng xung tối đa 10us và chu kỳ làm việc 0.2%) 6.6A
IOUTL Dòng điện hấp thụ đầu ra của bộ điều khiển cổng (tại độ rộng xung tối đa 10us và chu kỳ làm việc 0.2%) 6.6A
VIN Điện áp tín hiệu đầu vào -5.0 20 V
I5VREF Dòng điện đầu ra của 5VREF 25mẹ
VDESAT Điện áp tại DESAT -0.3 VCC+0.3 V
Điện áp VNEG tại chân NEG OUT-5.0 VCC+0.3 V
Nhiệt độ结 điểm -40 150 °C
Nhiệt độ bảo quản -65 150 °C

(1) Hoạt động vượt quá những thông số được liệt kê trong Mức Đánh Giá Tối Đa Tuyệt Đối có thể gây hư hại vĩnh viễn cho thiết bị.

Phơi nhiễm trong thời gian dài ở điều kiện mức đánh giá tối đa tuyệt đối có thể ảnh hưởng đến độ tin cậy của thiết bị.

5.2 Đánh giá ESD

giá trị đơn vị
V(ESD) Xả tĩnh điện Mô hình cơ thể người (HBM), theo AEC Q100-002 +/-2000 V
Mô hình thiết bị mang điện (CDM), theo AEC Q100-011 +/-500


5.3 Điều kiện vận hành được khuyến nghị

tối thiểu tối đa đơn vị
VCC Tổng điện áp nguồn cung cấp (tham chiếu đến GND) 1525V
VIN Điện áp đầu vào cổng 015V
VDESAT Điện áp tại DESAT 0VCC V
TAMB Nhiệt độ môi trường xung quanh -40125°C


5.4 Thông tin nhiệt

IVCR1402DPQR đơn vị
RθJA Nút đến môi trường xung quanh 39°C/W
RθJB Kết nối đến PCB 11°C/W
RθJP Kết nối đến pad hở 5.1°C/W


5.5 Thông số Điện khí

Trừ khi có ghi chú khác, VCC = 25 V, TA = –40°C đến 125°C, điện dung nối đất từ VCC là 1 μF, f = 100 kHz.

Dòng điện dương đi vào và âm ra khỏi đầu nối được chỉ định. Các thông số điều kiện điển hình là ở 25°C.

image

6 Đặc trưng Điển hình


image

image

image

image

image


7 Mô tả Chi tiết

IVCR1402Q driver đại diện cho công nghệ tiên tiến nhất của InventChip về bộ lái cổng tốc độ cao đơn kênh bên thấp

phát triển công nghệ. Nó có tính năng tạo điện áp âm tích hợp, bảo vệ vượt dòng/gãy mạch,

chức năng UVLO có thể lập trình. Bộ lái này cung cấp các đặc trưng tốt nhất trong lớp và thiết kế nhỏ gọn, đáng tin cậy nhất

Điều khiển kích cổng SiC MOSFET. Đây là bộ điều khiển đầu tiên trong ngành được trang bị đầy đủ các tính năng cần thiết để kích cổng SiC MOSFET trong một gói SOIC-8.

các đặc điểm kích cổng trong một gói SOIC-8.

Sơ đồ khối chức năng

image

7.1 Đầu vào

IN là đầu vào của bộ kích cổng logic không đảo chiều. Chân này có điện trở kéo xuống yếu. Đầu vào tương thích với mức logic TTL và CMOS, với khả năng chịu áp lực đầu vào tối đa 20V.

tương thích với mức logic TTL và CMOS, với khả năng chịu áp lực đầu vào tối đa 20V.

7.2 Đầu ra

IVCR1402Q có giai đoạn đầu ra dạng cột đôi với dòng điện lên tới 4A. Nó cung cấp dòng điện cao nhất khi cần thiết trong vùng Miller plateau khi chuyển đổi trạng thái bật của công tắc nguồn. Khả năng hút mạnh dẫn đến

độ kháng kéo xuống rất thấp ở giai đoạn đầu ra của bộ điều khiển, giúp cải thiện khả năng chống nhiễu寄 sinh Miller.

một độ kháng kéo xuống rất thấp ở giai đoạn đầu ra của bộ điều khiển, giúp cải thiện khả năng chống nhiễu từ hiệu ứng Miller寄 sinh.

hiệu ứng bật, đặc biệt ở nơi các Si MOSFET có điện荷 cổng thấp hoặc các SiC MOSFET băng rộng mới nổi được

sử dụng.

7.3 Tạo Điện Áp Âm

Khi khởi động, đầu ra NEG được kéo xuống GND và cung cấp đường dẫn dòng điện cao cho nguồn dòng điện để sạc

điện容器 âm áp ngoài CN (thường là 1uF) thông qua chân OUT. Điện container có thể được sạc lên trên

2.0V trong ít hơn 10us. Trước khi điện áp của container, VCN, được sạc đầy, \/FAULT vẫn ở mức thấp\/hoạt động, không quan tâm

đến mức logic của IN. Sau khi điện áp âm đã sẵn sàng, cả chân NEG và chân \/FAULT đều được giải phóng và OUT bắt đầu

theo dõi tín hiệu đầu vào IN. Bộ điều chỉnh điện áp âm tích hợp điều chỉnh điện áp âm xuống -3.5V cho hoạt động bình thường,

bất kể tần số PWM và chu kỳ làm việc. Tín hiệu điều khiển cổng, NEG, sau đó chuyển đổi giữa

VCC-3.5V và -3.5V.

7.4 Bảo vệ điện áp

Tất cả các khuynh hướng bên trong và bên ngoài của người lái xe được theo dõi để đảm bảo điều kiện vận hành lành mạnh. VCC là

được theo dõi bằng mạch phát hiện điện áp thấp. Các đầu ra của trình điều khiển được tắt (đưa thấp) hoặc ở lại thấp nếu

điện áp thấp hơn giới hạn thiết lập. Lưu ý rằng ngưỡng UVLO VCC cao hơn 3,5V so với điện áp cổng.

Điện áp âm cũng được theo dõi. UVLO của nó có ngưỡng âm 1.6V cố định. Điện áp âm

lỗi tụ điện có thể dẫn đến điện áp tụ điện dưới ngưỡng. Bảo vệ UVLO sau đó sẽ kéo

Cổng MOSFET đã hạ cánh. / FAULT được kéo xuống thấp khi phát hiện UVLO.

7.5 Khám phá tình trạng khô cồn

Khi mạch ngắn hoặc quá hiện tại xảy ra, các thiết bị điện (SiC MOSFET hoặc IGBT) thoát nước hoặc thu thập

dòng điện có thể tăng lên đến một giá trị cao đến mức các thiết bị ra khỏi trạng thái bão hòa, và Vds/Vce của

thiết bị sẽ tăng lên một giá trị rất cao. Pin DESAT với tụ điện làm sạch Cblk, thông thường bị kẹp vào

Id x Rds_on, bây giờ có thể được nạp lên cao hơn nhiều bởi nguồn dòng điện hằng định 1mA bên trong. Khi

điện áp đạt ngưỡng điển hình là 9,5V, OUT và \/FAULT đều bị kéo xuống thấp. Một khoảng thời gian làm sạch 200ns được chèn

tại biên tăng của OUT để ngăn không cho mạch bảo vệ DESAT bị kích hoạt sớm do xả điện dung Coss.

Để giảm thiểu tổn thất của nguồn dòng điện hằng định bên trong, nguồn dòng điện này sẽ bị tắt khi công tắc chính

ở trạng thái tắt. Bằng cách chọn một điện dung khác nhau, thời gian trễ tắt (thời gian làm sạch bên ngoài) có thể được

lập trình. Thời gian làm sạch có thể được tính bằng công thức,

Teblk = Cblk ∙Vth ∕ IDESAT

Ví dụ, nếu Cblk là 47pF, Teblk = 47pF ∙9,5V ∕ 1mA = 446ns.

Lưu ý rằng Teblk đã bao gồm thời gian làm sạch Tblk bên trong 200ns.

Để cài đặt giới hạn dòng điện hiện tại, phương trình sau đây có thể được sử dụng,

Ilimit = (Vth – R1* IDESAT – VF_D1)\/ Rds_on

trong đó R1 là điện trở lập trình, VF_D1 là điện áp tiến phía trước của đi-ốt cao thế, Rds_on là điện trở bật

của SiC MOSFET ở nhiệt độ kết ước ước tính, chẳng hạn như 175C.

Một hệ thống điện khác nhau thường yêu cầu thời gian tắt khác nhau. Thời gian tắt tối ưu có thể tối đa hóa

khả năng ngắn mạch của hệ thống trong khi giới hạn Vds và dao động điện áp bus.

7.6 Lỗi

\/FAULT là đầu ra open collector không có điện trở kéo lên bên trong. Khi phát hiện trạng thái mất bão hòa và điện áp thấp

cả hai chân \/FAULT và OUT đều bị kéo xuống mức thấp. Tín hiệu \/FAULT sẽ duy trì ở mức thấp trong 10us sau

khi điều kiện lỗi đã được loại bỏ. \/FAULT là tín hiệu tự phục hồi. Bộ điều khiển hệ thống sẽ cần quyết định cách

để phản hồi tín hiệu /FAULT. Hình vẽ dưới đây cho thấy trình tự của tín hiệu.

image

7.7 NEG

Tụ điện chệch âm bên ngoài được nạp nhanh khi NEG chuyển sang mức thấp. Điều này xảy ra trong quá trình khởi động

và giai đoạn khởi động lại ngay trước khi khoảng thời gian 10us /FAULT ở mức thấp kết thúc sau khi phát hiện bất kỳ lỗi nào. Trong quá trình khởi động

và giai đoạn khởi động lại, điện áp tụ điện chệch âm VCN được đo lường. Ngay khi điện áp vượt qua ngưỡng VN

UVLO, NEG trở thành trạng thái cao trở kháng và OUT tiếp quản việc kiểm soát cổng.

image

8 Ứng dụng và Thực thi

IVCR1402Q là bộ lái lý tưởng cho thiết kế nhỏ gọn. Đây là bộ lái phía thấp. Tuy nhiên, với bộ tạo điện áp âm tích hợp bên trong,

bộ lái có thể được sử dụng như một bộ lái phía cao mà không cần nguồn cấp cách ly.

Một mạch bootstrap giá rẻ có thể được sử dụng thay thế. Hình vẽ mạch dưới đây cho thấy cầu bán dẫn điển hình

ứng dụng trình điều khiển.

image

9 Bố cục

Một bố cục tốt là bước quan trọng để đạt được hiệu suất mạch mong muốn. Mặt đất vững chắc là nơi bắt đầu đầu tiên.

Được khuyến nghị nối đế hở đến mặt đất của trình điều khiển. Đây là quy tắc chung rằng tụ điện có

ưu tiên cao hơn điện trở trong việc sắp xếp vị trí. Tụ điện giải耦 1uF và 0.1uF

nên gần chân VCC và nối đất với mặt phẳng mặt đất của trình điều khiển. Tụ điện điện áp âm nên

đặt gần các chân OUT và NEG. Tụ điện xóa tín hiệu cũng nên gần trình điều khiển. Bộ lọc nhỏ

(với hằng số thời gian 10ns) có thể cần thiết ở đầu vào của IN nếu các đường dẫn tín hiệu phải đi qua

những khu vực nhiễu. Dưới đây là một bố cục được khuyến nghị.

image

10 Thông tin đóng gói

Kích thước gói SOIC-8 (EP)

image

image

image

SẢN PHẨM LIÊN QUAN