35V 4A SiC at IGBT 8-Pin Driver na may Integrated Negative Bias

Lugar ng Pinagmulan:	Zhejiang
Brand Pangalan:	Teknolohiya ng Inventchip
Modelo Number:	IVCR1402DPQR
certification:	Kwalipikado ang AEC-Q100

1. Mga tampok

• Kasalukuyang kapasidad ng driver: 4A sink at source peak drive current

• Malawak na hanay ng VCC hanggang 35V

• Pinagsamang 3.5V negatibong bias

• Dinisenyo para sa mababang bahagi at angkop para sa high-side power ng bootstrap

• UVLO para sa positibo at negatibong boltahe ng gate drive

• Deturation detection para sa short circuit protection na may internal blanking time

• Fault output kapag nakita ang UVLO o DESAT

• 5V 10mA na sanggunian para sa panlabas na circuit, hal. digital isolator

• TTL at CMOS compatible input

• SOIC-8 na may nakalantad na pad para sa mataas na frequency at power application

• Mababang pagkaantala ng propagation 45ns na karaniwang may built-in na de-glitch na filter

• Kwalipikadong AEC-Q100

2. Mga Application

• Mga EV On Board Charger

• EV/HEV inverters at charging station

• Mga converter ng AC/DC at DC/DC

• Motor drive

3. Paglalarawan

Ang IVCR1402Q ay isang kwalipikadong AEC-Q100, 4A single-channel, high-speed smart driver, na may kakayahang mahusay at ligtas na magmaneho ng mga SiC MOSFET at IGBT. Ang malakas na drive na may negatibong bias ay nagpapabuti sa noise immunity laban sa Miller effect sa mataas na dv/dt na operasyon. Ang desaturation detection ay nagbibigay ng matatag na proteksyon sa short circuit at binabawasan ang panganib ng power device at pagkasira ng bahagi ng system. Ang isang nakapirming 200ns blanking time ay ipinapasok upang maiwasan ang overcurrent na proteksyon mula sa maagang pag-trigger sa pamamagitan ng switching edge current spike at ingay. Ang inayos na positive gate drive voltage UVLO at fixed negative bias UVLO protection ay nagsisiguro ng malusog na gate operation voltages. Isang aktibong low fault signal alert system kapag nangyari ang UVLO o over current. Ang mababang propagation delay at mismatch sa isang nakalantad na thermal pad ay nagbibigay-daan sa mga SiC MOSFET na lumipat sa daan-daang kHz. Ang pinagsama-samang pagbuo ng negatibong boltahe at 5V reference na output ay nagpapaliit sa bilang ng panlabas na bahagi. Ito ang unang pang-industriya na SiC MOSFET at IGBT driver na kinabibilangan ng negatibong boltahe na henerasyon, desaturation at UVLO sa isang 8-pin na pakete. Ito ay isang perpektong driver para sa isang compact na disenyo.

Impormasyon tungkol sa device

PARTNUMBER

PACKAGE

Basta

IVCR1402DPQR

SOIC-8 (EP)

Tape at reel

4. Pin Configuration at Function

Ang PIN

NAME

I / O

DESCRIPTION

1

IN

I

Logic input

2

5VREF

O

5V/10mA output para sa panlabas na circuit

3

/MALI

O

Buksan ang collector fault output, hinila sa mababa kapag na-detect ang over current o UVLO.

4

DESAT

I

Input ng pagtuklas ng desaturation

5

VCC

P

Positibong bias na supply

6

SA

O

Output ng driver ng gate

7

GND

G

Lupa ng driver

8

NEG

O

Negatibong boltahe na output

Nakalantad na pad

Ang ibabang nakalantad na pad ay madalas na nakatali sa GND sa layout.

5. Mga pagtutukoy

5.1 Ganap na Pinakamataas na Mga Rating

Higit sa saklaw ng temperatura ng free-air (maliban kung nakasaad) (1)

MIN MAX

UNIT

VCC Kabuuang boltahe ng supply (reference sa GND)

-0.3 35

V

Voltahe ng output ng driver ng VOUT Gate

-0.3 VCC+0.3

V

IOUTH Gate driver output source current (sa max pulse width 10us at 0.2% duty cycle)

6.6

A

IOUTL Gate driver output sink current (sa max pulse width 10us at 0.2% duty cycle)

6.6

A

VIN IN signal boltahe

-5.0 20

V

I5VREF 5VREF output kasalukuyang

25

mA

VDESAT Boltahe sa DESAT

-0.3 VCC+0.3

V

VNEG Boltahe sa NEG pin

OUT-5.0 VCC+0.3

V

Temperatura ng TJ Junction

-40 150

° C

TSTG Temperatura ng imbakan

-65 150

° C

(1) Ang pagpapatakbo nang lampas sa mga nakalista sa ilalim ng Absolute Maximum Ratings ay maaaring magdulot ng permanenteng pinsala sa device.

Ang pagkakalantad sa ganap na pinakamataas na na-rate na mga kundisyon para sa pinalawig na panahon ay maaaring makaapekto sa pagiging maaasahan ng device.

5.2 Rating ng ESD

halaga

UNIT

V(ESD) Electrostatic discharge

Human body model (HBM), bawat AEC Q100-002

+/- 2000

V

Charged-device model (CDM), bawat AEC Q100-011

+/- 500

5.3 Inirerekomendang Kundisyon sa Operasyon

MIN

MAX

UNIT

VCC Kabuuang boltahe ng supply (reference sa GND)

15

25

V

VIN Gate input boltahe

0

15

V

VDESAT Boltahe sa DESAT

0

VCC

V

TAMB Ambient temperature

-40

125

° C

5.4 Thermal na Impormasyon

IVCR1402DPQR

UNIT

RθJA Junction-to-Ambient

39

° C / W

RθJB Junction-to-PCB

11

° C / W

RθJP Junction-to-exposed na pad

5.1

° C / W

5.5 Mga Detalye ng Elektrikal

Maliban kung iba ang nabanggit, VCC = 25 V, TA = –40°C hanggang 125°C, 1-μF bypass capacitance mula VCC hanggang GND, f = 100 kHz.

Ang mga alon ay positibo at negatibo sa labas ng tinukoy na terminal. Ang karaniwang mga detalye ng kundisyon ay nasa 25°C.

6 Mga Karaniwang Katangian

7 Detalye ng Paglalarawan

Ang driver ng IVCR1402Q ay kumakatawan sa cutting-edge single channel na low-side high-speed gate driver ng InventChip

pag-unlad ng teknolohiya. Nagtatampok ito ng built-in na negative voltage generation, desaturation/short-circuit na proteksyon,

programmable UVLO. Ang driver na ito ay nag-aalok ng pinakamahusay sa klase na mga katangian at ang pinaka-compact at maaasahan

SiC MOSFET gate driving control. Ito ang unang driver ng industriya na nilagyan ng lahat ng kinakailangang SiC MOSFET gate

mga tampok sa pagmamaneho sa isang SOIC-8 package.

Function Block Diagram

7.1 Input

Ang IN ay isang non-inverting logic gate driver input. Ang pin ay may mahinang pulldown. Ang input ay isang TTL at CMOS

katugmang antas ng lohika na may maximum na 20V input tolerance.

7.2 Output

Nagtatampok ang IVCR1402Q ng 4A totem-pole output stage. Naghahatid ito ng mataas na peak source current kapag ito ay pinaka

kailangan sa panahon ng Miller plateau na rehiyon ng paglipat ng power switch turn-on. Ang malakas na kakayahan sa lababo ay nagreresulta sa

isang napakababang pull-down impedance sa yugto ng output ng driver na nagpapabuti sa kaligtasan sa sakit laban sa parasitic Miller

turn-on effect, lalo na kung saan mababa ang gate-charge na Si MOSFET o umuusbong na malawak na bandgap na SiC MOSFET

ginagamit.

7.3 Pagbuo ng Negatibong Boltahe

Sa pagsisimula, ang output ng NEG ay kinukuha sa GND at nagbibigay ng isang mataas na kasalukuyang landas para sa isang kasalukuyang pinagmumulan upang singilin ang

panlabas na negatibong-boltahe na kapasitor CN (karaniwang 1uF) sa pamamagitan ng OUT pin. Ang kapasitor ay maaaring singilin sa itaas

2.0V sa mas mababa sa 10us. Bago ang boltahe ng kapasitor, VCN, na-charge, /FAULT ay mananatiling mababa/aktibo, hindi pinapansin

antas ng lohika ng IN. Pagkatapos handa na ang negatibong bias, ang parehong NEG pin at /FAULT pin ay ilalabas at magsisimula ang OUT

sundin ang input signal IN. Ang isang built-in na negatibong boltahe regulator ay kinokontrol ang negatibong boltahe sa -3.5V para sa normal

operasyon, anuman ang PWM frequency at duty cycle. Ang signal ng gate drive, NEG, pagkatapos ay lumipat sa pagitan

VCC-3.5V at -3.5V.

7.4 Sa ilalim ng Mga Proteksyon sa Boltahe

Ang lahat ng panloob at panlabas na bias ng driver ay sinusubaybayan upang matiyak ang isang malusog na kondisyon ng operasyon. Ang VCC ay

sinusubaybayan ng isang under voltage detection circuit. Ang output ng driver ay isinara (hinatak nang mababa) o mananatiling mababa kung ang

ang boltahe ay mas mababa sa itinakdang limitasyon. Tandaan na ang VCC UVLO threshold ay 3.5V na mas mataas kaysa sa mga boltahe ng gate.

Ang negatibong boltahe ay sinusubaybayan din. Ang UVLO nito ay may fix 1.6V negative-going threshold. Negatibong boltahe

capacitor defect ay maaaring magresulta sa capacitor voltage sa ibaba ng threshold. Ang proteksyon ng UVLO ay hihila

Gate papunta sa lupa ng MOSFET. Ang /FAULT ay hinihila nang mababa kapag nakita ang UVLO.

7.5 Deturation Detection

Kapag nagkaroon ng short circuit o over current, drain o collector ang power device (SiC MOSFET o IGBT).

kasalukuyang maaaring tumaas sa ganoong mataas na halaga na ang mga aparato ay lumabas sa saturation na estado, at Vds/Vce ng

ang mga device ay tataas sa isang malaking halaga. DESAT pin na may blanking capacitor Cblk, karaniwang naka-clamp sa

Id x Rds_on, ngayon ay nakakapag-charge nang mas mataas sa pamamagitan ng panloob na 1mA na kasalukuyang pinagmumulan. Kapag ang

umabot ang boltahe sa tipikal na 9.5V threshold, ang OUT at /FAULT ay parehong hinila nang mababa. Ang isang 200ns na blangkong oras ay ipinasok

sa OUT tumataas na gilid upang maiwasan ang DESAT protect circuit na ma-trigger nang maaga dahil sa Coss discharge.

Upang mabawasan ang pagkawala ng panloob na patuloy na kasalukuyang pinagmulan, ang kasalukuyang pinagmulan ay naka-off kapag ang pangunahing switch

ay nasa off state. Sa pamamagitan ng pagpili ng ibang capacitance, ang turn-off delay time (external blanking time) ay maaaring

nakaprograma. Ang oras ng pag-blangko ay maaaring kalkulahin gamit ang,

Teblk = Cblk ∙Vth / IDESAT

Halimbawa, kung ang Cblk ay 47pF, Teblk = 47pF ∙9.5V / 1mA = 446ns.

Tandaan Ang Teblk ay may kasamang panloob na Tblk 200ns blanking time na.

Para sa kasalukuyang setting ng limitasyon, maaaring gamitin ang sumusunod na equation,

Ilimit = (Vth – R1* IDESAT – VF_D1)/ Rds_on

where R1 is a programming resistor, VF_D1 is high voltage diode forward voltage, Rds_on is SiC MOSFET turn

sa paglaban sa tinantyang temperatura ng junction, tulad ng 175C.

Ang ibang power system ay karaniwang nangangailangan ng ibang turn-off time. Maaaring i-maximize ang isang naka-optimize na oras ng turn-off

ang kakayahan ng short circuit ng system habang nililimitahan ang mga Vd at boltahe ng bus na nagri-ring.

7.6 Kasalanan

Ang /FAULT ay isang open collector output na walang panloob na pull-up resistance. Kapag desaturation at sa ilalim ng mga boltahe

ay nakita, ang /FAULT pin at OUT ay parehong hinila nang mababa. Ang /FAULT signal ay mananatiling mababa sa 10us pagkatapos

ang kondisyon ng kasalanan ay tinanggal. Ang /FAULT ay isang signal ng awtomatikong pagbawi. Ang system controller ay kailangang magpasya kung paano

upang tumugon sa /FAULT signal. Ang sumusunod na diagram ay nagpapakita ng sequence ng signal.

7.7 NEG

Ang panlabas na negatibong bias kapasitor ay mabilis na sisingilin kapag ang NEG ay bumaba. Ito ay nangyayari sa panahon ng power up

at i-restart ang panahon bago mag-expire ang mababang panahon ng 10us /FAULT pagkatapos matukoy ang anumang pagkakamali. Sa panahon ng power up

at i-restart ang panahon, ang negatibong bias kapasitor boltahe VCN ay sinusukat. Sa sandaling ang boltahe ay lampas sa VN

Ang UVLO threshold, ang NEG ay nagiging high-impedance at ang OUT ay tumatagal sa kontrol ng gate drive.

8 Mga Aplikasyon at Pagpapatupad

Ang IVCR1402Q ay isang mainam na driver para sa isang compact na disenyo. Ito ay isang low-side driver. Gayunpaman, may built-in

negatibong boltahe generator, ang driver ay maaaring gamitin bilang isang high-side driver nang hindi gumagamit ng isang nakahiwalay na bias.

Ang isang murang bootstrap ay maaaring gamitin sa halip. Ang sumusunod na circuit diagram ay nagpapakita ng isang tipikal na kalahating tulay

aplikasyon ng driver.

9 Layout

Ang isang mahusay na layout ay isang mahalagang hakbang upang makamit ang nais na pagganap ng circuit. Ang matibay na lupa ang unang nagsimula.

Inirerekomenda na itali ang nakalantad na pad sa lupa ng driver. Ito ay isang pangkalahatang tuntunin na mayroon ang mga capacitor

isang mas mataas na priyoridad kaysa sa mga resistor para sa pag-aayos ng lokasyon. Isang 1uF at isang 0.1uF decoupling capacitor

dapat ay malapit sa VCC pin at naka-ground sa driver ground plane. Negatibong boltahe kapasitor ay dapat

hanapin malapit sa OUT at NEG pin. Ang blangko na kapasitor ay dapat na malapit din sa driver. Isang maliit na filter

(with10ns time constant) ay maaaring kailanganin sa input ng IN kung kailangang pumasa ang mga bakas ng input signal

sa ilang maingay na lugar. Ang sumusunod ay isang inirerekomendang layout.

10 Impormasyon sa Pag-iimpake

Mga Dimensyon ng Package ng SOIC-8 (EP).