35V 4A SiC och IGBT 8-pins driver med integrerad negativ bias

1. Egenskaper

• Drivrörelsekapacitet: 4A sänk- och källspetsdrivrörelse

• Bre VCC-intervall upp till 35V

• Integrerad 3.5V negativ bias

• Utformad för låg sida och lämplig för bootstrap hög-sida effekt

• UVLO för positiv och negativ spänningsdrift av grind

• Desaturationssökning för kortslutningsskydd med intern blanknings tid

• Felutgång när UVLO eller DESAT upptäcks

• 5V 10mA referens för extern krets, t.ex. digital isolator

• TTL- och CMOS-kompatibelt ingångssignal

• SOIC-8 med exponerat pad för högfrekvens- och powersökande tillämpningar

• Låg spredningsförsening 45ns typiskt med inbyggd de-glitch filter

• AEC-Q100 kvalificerad

2. Tillämpningar

• EV Ombordsladdare

• EV/HEV inverters och laddstationer

• AC/DC och DC/DC omvandlare

• Motorstyrning

3. Beskrivning

IVCR1402Q är en AEC-Q100 kvalificerad, 4A enskild kanal, höghastighets smart driver som kan styra SiC MOSFETs och IGBTs på ett effektivt och säkert sätt. Stark drivning med negativ bias förbättrar motståndet mot buller på grund av Miller-effekten vid hög dv/dt-drift. Avsattningsdetektering ger robust skydd mot kortslutning och minskar risken för skada på powersystemkomponenter. En fixerad 200ns blankningstid infogas för att förhindra att överströmskyddet utlöst prematuret av strömspikar och buller vid växling. Fixerade positiva spänningsnivåer för UVLO (Under Voltage Lock Out) och fixerade negativa bias UVLO-skydd garanterar friska gatespänningsvärden. Ett aktivt lågt felssignal varnar systemet när UVLO eller överström inträffar. Låg spridningsförsening och mismatch med en exponerad termisk pad möjliggör att SiC MOSFETs kan växla på hundratal av kHz. Integrerad negativ spänningsgenerering och 5V referensutgång minimerar antalet externa komponenter. Detta är den första industriella SiC MOSFET- och IGBT-drivaren som inkluderar negativ spänningsgenerering, avsattningsdetektering och UVLO i en 8-pins förpackning. Den är en idealisk drivare för en kompakt design.

Enhetsinformation

4. Pinnkonfiguration och funktioner

5. Specifikationer

5.1 Absoluta maximala värden

Över fri lufttemperaturspann (om inte annat anges) (1)

(1) Drift utanför de angivna absoluta maximala värdena kan orsaka permanent skada på enheten.

Uttrodd stånd under absoluta maximala betingelser kan påverka enhetens tillförlitlighet.

5.2 ESD-betyg

5.3 Rekommenderade Driftsvillkor

5.4 Termisk Information

5.5 Elektriska specifikationer

Om inget annat anges, VCC = 25 V, TA = –40°C till 125°C, 1-μF bypasskapacitet från VCC till GND, f = 100 kHz.

Strömmar är positiva in och negativa ut ur den angivna terminalen. Typvillkorsspecifikationer är vid 25°C.

6 Typiska karaktäristiker

7 detaljerad beskrivning

IVCR1402Q-drivrutin representerar InventChips främsta ensidiga lågspännings höghastighetsdrivrutin

teknisk utveckling. Den har inbyggd negativ spänningsgenerering, desaturering/kortslingskydd,

programmerbar UVLO. Denna drivrutin erbjuder världens bästa egenskaper och den mest kompakta och pålitliga

SiC MOSFET-gatedrivning. Det är den första branschdrivrutinen som är utrustad med alla nödvändiga SiC MOSFET-gate

körande funktioner i en SOIC-8-forpackning.

Funktionsblockdiagram

7.1 Indata

IN är en logikgatedrivareingång utan invertering. Pinnet har en svag dragnerfning. Ingången är kompatibel med TTL och CMOS

med maximal 20V ingångstolerans.

7.2 Utdata

IVCR1402Q har en 4A totem-pole utdatastage. Den levererar hög spetskurra när den behövs mest under Millerglattregionen för omkopplingsövergången av strömbrytaren. Stark sänkningsförmåga resulterar i

en mycket låg dragnerfningsimpedans i drivutdatastadiet, vilket förbättrar immunförmågan mot parasitiska Miller-effekter, speciellt där Si MOSFET med låg grindladning eller nya bredbandiga SiC MOSFET används

svaga dragnerfningar i drivutdatastadiet som förbättrar skyddet mot parasitiska Miller-effekter

inledande övergång, speciellt där Si MOSFET med låg grindladning eller nya bredbandiga SiC MOSFET används

Används.

7.3 Negativ Spänning Generering

Vid start, dras NEG-utgången ner till GND och ger en högströmsväg för en strömkkälla att ladda upp

extern negativ-spennings kondensator CN (1uF typiskt) via OUT-pin. Kondensatören kan laddas upp över

2.0V på mindre än 10us. Innan kondensatorsspanningen, VCN, är laddad, stannar \/FAULT på låg\/aktiv, oavsett

INs logiknivå. När den negativa spänningsförsorgen är redo, släpps både NEG-pin och \/FAULT-pin och OUT börjar

att följa ingångssignalen IN. En inbyggd negativ spänningsregulator reglerar den negativa spänningen till -3.5V för normal

drift, oberoende av PWM-frekvens och dutycykkel. Gate-drivesignalen, NEG, byter sedan mellan

VCC-3.5V och -3.5V.

7.4 Under-Spännings Skydd

Alla interna och externa biaser för drivrutinen övervakas för att säkerställa en sund driftstatus. VCC är

övervakas av en underspänningdetekterande krets. Drivrutdata stängs av (dras lågt) eller förblir låga om

spänningen är under den satta gränsen. Observera att VCC UVLO-tröskel är 3,5V högre än gatespänningsnivåerna.

Den negativa spänningen övervakas också. Dess UVLO har en fix 1,6V negativt riktad tröskel. En kapacitetsdefekt

hos den negativa spänningen kan resultera i att kapacitetspilen hamnar under tröskeln. UVLO-skyddet drar då

MOSFETs gat till jord. \/FAULT dras lågt när UVLO upptäcks.

7.5 Omsättningssökning

När kortslutning eller överström inträffar kan strömmen genom den aktiva komponenten (SiC MOSFET eller IGBT)

öka till sådan hög nivå att enheten kommer ur satureringsläget, och Vds/Vce för enheten stiger till en betydligt högre värde. DESAT-pin med en blankningskapacitor Cblk, vanligtvis begränsad till

Id x Rds_on, kan nu laddas mycket högre av en intern 1mA konstant strömkälla. När

...

spänningen når typiska 9.5V tröskel, både OUT och \/FAULT dras lågt. En blanktidsperiod på 200ns infogas

vid uppgången av OUT för att förhindra att DESAT-skyddscirkelsen utlöst prematurt på grund av Coss-avladning.

För att minimera förlusten av den interna konstantströmkällan stängs strömkällan av när huvudswitchen

är i avståndetillstånd. Genom att välja en annan kapacitet kan avstängningsförseningstiden (extern blanktidsperiod) programmeras.

Blanktiden kan beräknas med

Teblk = Cblk ∙Vth\/ IDESAT

Till exempel, om Cblk är 47pF, Teblk = 47pF ∙9.5V\/ 1mA = 446ns.

Notera att Teblk redan inkluderar den interna Tblk 200ns blanktidsperioden.

För inställning av strömgräns kan följande ekvation användas,

Ilimit = (Vth – R1* IDESAT – VF_D1)\/ Rds_on

där R1 är en programmerbar resistor, VF_D1 är högspänningsdiodens framåtvolt, Rds_on är SiC MOSFET-slingsmotståndet

vid uppskattad junctionstemperatur, såsom 175C.

Ett annat kraftsystem kräver vanligtvis en annan avstängningstid. En optimerad avstängningstid kan maximalt utnyttja

systemets kortslutningsförmåga samtidigt som Vds och spänningsringningen på bussen begränsas.

7.6 Fel

/FAULT är en öppen kollektorutgång utan inbyggd dragresistor. När avsättning och underspänning

upptäcks dras både /FAULT-pinnet och OUT lågt. /FAULT-signalen kommer att förbli lågt i 10us efter

att felväxelsen har tagits bort. /FAULT är en automatisk återställningssignal. Systemkontrollanten måste bestämma hur

man ska reagera på /FAULT-signalen. Följande diagram visar signalsekvensen.

7.7 NEG

Den externa negativa spänningskapacitorn laddas snabbt upp när NEG går lågt. Det inträffar vid start

och omstartsnedan strax före att 10us /FAULT lågperioden upphör efter att någon felupptäckt har skett. Vid start

och omstartsnedan mäts den negativa biaskapacitorns spänning VCN. Så fort spänningen överstiger VN

UVLO-tröskel, blir NEG högimpedans och OUT tar över styran för portkontroll.

8 Tillämpningar och implementering

IVCR1402Q är en idealisk drivare för en kompakt design. Det är en nedre sida-drivare. Med en inbyggd

negativ spänningsgenerator kan drivaren användas som en höger-sida drivare utan att använda en isolerad bias.

En kostnadsfri bootstrap kan då användas istället. Följande cirkeldiagram visar en typisk half-bridge

drivrutinapplikation.

9 Layout

Ett bra layout är ett nyckelsteg för att uppnå önskad kretsprestanda. En fast jord är det första att börja med.

Det rekommenderas att ansluta den exponerade paden till drivarens jord. Det gäller som en allmän regel att kondensatorer har

högre prioritet än motstånd vid placering. En 1uF och en 0.1uF avkopplingskondensator

borde vara nära VCC-pinnet och jordas till drivarens jordplan. Negativ spänningskondensator bör

ligga nära OUT och NEG-pinnet. Tomningskondensatorn bör också vara nära drivaren. En liten filter

(med 10ns tidskonstant) kan behövas vid ingången på IN om ingångssignalerna måste passera

genom någon störande område. Följande är ett rekommenderat layout.

10 Paketinformation

SOIC-8 (EP) Paketdimensioner