Driver 35V 4A SiC e IGBT de 8 pinos com polarização negativa integrada

Lugar de origem:	Zhejiang
Marca:	Tecnologia Inventchip
Número modelo:	IVCR1402DPQR
Certificação:	AEC-Q100 qualificado

1. Características

• Capacidade de corrente do driver: dissipador de 4A e corrente de pico da fonte

• Ampla faixa de VCC até 35V

• Polarização negativa integrada de 3.5 V

• Projetado para lado baixo e adequado para inicialização de potência no lado alto

• UVLO para tensão de acionamento de porta positiva e negativa

• Detecção de dessaturação para proteção contra curto-circuito com tempo de supressão interno

• Saída de falha quando UVLO ou DESAT detectado

• Referência de 5V 10mA para circuito externo, por exemplo, isolador digital

• Entrada compatível com TTL e CMOS

• SOIC-8 com almofada exposta para aplicações de alta frequência e potência

• Baixo atraso de propagação típico de 45ns com filtro anti-glitch integrado

• Qualificação AEC-Q100

2. Aplicações

• Carregadores EV a bordo

• Inversores EV/HEV e estações de carregamento

• Conversores AC/DC e DC/DC

• Acionamento motorizado

3. Descrição

O IVCR1402Q é um driver inteligente de alta velocidade, 100A, canal único, qualificado pela AEC-Q4, capaz de acionar MOSFETs e IGBTs SiC com eficiência e segurança. O acionamento forte com polarização negativa melhora a imunidade ao ruído contra o efeito Miller em operação de alto dv/dt. A detecção de dessaturação fornece proteção robusta contra curto-circuito e reduz o risco de danos ao dispositivo de alimentação e aos componentes do sistema. Um tempo de supressão fixo de 200 ns é inserido para evitar que a proteção contra sobrecorrente seja acionada prematuramente por picos e ruídos de corrente de borda de comutação. Tensão de acionamento de porta positiva fixa UVLO e proteção UVLO de polarização negativa fixa garantem tensões de operação de porta saudáveis. Um sistema ativo de alerta de sinal de falha baixa quando ocorre UVLO ou sobrecorrente. O baixo atraso de propagação e a incompatibilidade com uma almofada térmica exposta permitem que os MOSFETs SiC comutem a centenas de kHz. A geração de tensão negativa integrada e a saída de referência de 5 V minimizam a contagem de componentes externos. É o primeiro driver SiC MOSFET e IGBT industrial que inclui geração de tensão negativa, dessaturação e UVLO em um pacote de 8 pinos. É um driver ideal para um design compacto.

Informações sobre o dispositivo

NÚMERO DA PEÇA

PACKAGE

EMBALAGEM

IVCR1402DPQR

SOIC-8 (PE)

Fita e carretel

4. Configuração e funções dos pinos

PIN

NOME

I / O

DESCRIÇÃO

1

IN

I

Entrada lógica

2

5VREF

O

Saída 5V/10mA para circuito externo

3

/FALTA

O

Saída de falha de coletor aberto, puxada para baixo quando sobrecorrente ou UVLO é detectada.

4

DESAT.

I

Entrada de detecção de dessaturação

5

VCC

P

Fornecimento de polarização positiva

6

OUT

O

Saída do driver de portão

7

GND

G

Terra do motorista

8

NEG

O

Saída de tensão negativa

Almofada exposta

A almofada exposta inferior geralmente está vinculada ao GND no layout.

5. Especificações

5.1 Classificações Máximas Absolutas

Acima da faixa de temperatura ao ar livre (salvo indicação em contrário) (1)

MÍNIMO MÁXIMO

UNIDADE

Tensão de alimentação total VCC (referência ao GND)

-0.3 35

V

Tensão de saída do driver da porta VOUT

-0.3 VCC+0.3

V

Corrente da fonte de saída do driver IOUTH Gate (com largura de pulso máxima de 10us e ciclo de trabalho de 0.2%)

6.6

A

Corrente de dissipação de saída do driver de porta IOUTL (com largura de pulso máxima de 10us e ciclo de trabalho de 0.2%)

6.6

A

Tensão do sinal VIN IN

-5.0 20

V

Corrente de saída I5VREF 5VREF

25

mA

Tensão VDESAT em DESAT

-0.3 VCC+0.3

V

Tensão VNEG no pino NEG

SAÍDA-5.0 VCC+0.3

V

Temperatura da junção TJ

-40 150

° C

Temperatura de armazenamento do TSTG

-65 150

° C

(1) Operar além daqueles listados em Classificações Máximas Absolutas pode causar danos permanentes ao dispositivo.

A exposição às condições nominais máximas absolutas por um período prolongado pode afetar a confiabilidade do dispositivo.

5.2 Classificação ESD

Valor

UNIDADE

V(ESD) Descarga eletrostática

Modelo de corpo humano (HBM), conforme AEC Q100-002

+/- 2000

V

Modelo de dispositivo carregado (CDM), conforme AEC Q100-011

+/- 500

5.3 Condições de Operação Recomendadas

MIN

MAX

UNIDADE

Tensão de alimentação total VCC (referência ao GND)

15

25

V

Tensão de entrada da porta VIN

0

15

V

Tensão VDESAT em DESAT

0

VCC

V

TAMB Temperatura ambiente

-40

125

° C

5.4 Informações Térmicas

IVCR1402DPQR

UNIDADE

RθJA Junção para Ambiente

39

° C / W

Junção RθJB para PCB

11

° C / W

RθJP Junção para almofada exposta

5.1

° C / W

5.5 Especificações Elétricas

Salvo indicação em contrário, VCC = 25 V, TA = –40°C a 125°C, capacitância de desvio de 1 μF de VCC para GND, f = 100 kHz.

As correntes são positivas e negativas no terminal especificado. As especificações de condições típicas são de 25°C.

6 Características Típicas

7 Descrição detalhada

O driver IVCR1402Q representa o driver de portão de alta velocidade de canal único de última geração da InventChip

desenvolvimento tecnológico. Possui geração de tensão negativa integrada, proteção contra dessaturação/curto-circuito,

UVLO programável. Este driver oferece as melhores características da categoria e o driver mais compacto e confiável

Controle de acionamento do portão SiC MOSFET. É o primeiro driver da indústria equipado com todos os portões SiC MOSFET necessários

recursos de direção em um pacote SOIC-8.

Diagrama de blocos funcionais

Entrada 7.1

IN é uma entrada de driver de porta lógica não inversora. O pino tem um pulldown fraco. A entrada é um TTL e CMOS

nível lógico compatível com tolerância máxima de entrada de 20V.

saída 7.2

IVCR1402Q possui um estágio de saída totem-pole 4A. Ele fornece corrente de fonte de pico alto quando é mais

necessário durante a região do platô de Miller da transição de ativação do interruptor de alimentação. A forte capacidade de dissipação resulta em

uma impedância pull-down muito baixa no estágio de saída do driver que melhora a imunidade contra Miller parasita

efeito de ativação, especialmente onde MOSFETs de Si de baixa carga de porta ou MOSFETs de SiC de banda larga emergentes são

usava.

7.3 Geração de Tensão Negativa

Na inicialização, a saída NEG é puxada para GND e fornece um caminho de alta corrente para uma fonte de corrente carregar o

capacitor externo de tensão negativa CN (1uF típico) através do pino OUT. O capacitor pode ser carregado acima

2.0V em menos de 10us. Antes que a tensão do capacitor, VCN, seja carregada, /FAULT permanece baixo/ativo, desconsiderando

Nível lógico do IN. Após a polarização negativa estar pronta, tanto o pino NEG quanto o pino /FAULT são liberados e OUT começa a

siga o sinal de entrada IN. Um regulador de tensão negativa integrado regula a tensão negativa para -3.5V para normal

operação, independentemente da frequência PWM e do ciclo de trabalho. O sinal de acionamento do gate, NEG, então alterna entre

VCC-3.5V e -3.5V.

7.4 Proteções de Subtensão

Todas as tendências internas e externas do driver são monitoradas para garantir uma condição de operação saudável. VCC é

monitorado por um circuito de detecção de subtensão. A saída do driver é desligada (puxada para baixo) ou permanece baixa se o

a tensão está abaixo do limite definido. Observe que o limite VCC UVLO é 3.5 V maior que as tensões da porta.

A tensão negativa também é monitorada. Seu UVLO tem um limite fixo de 1.6V negativo. Tensão negativa

o defeito do capacitor pode resultar na tensão do capacitor abaixo do limite. A proteção UVLO irá então puxar

Porta do MOSFET para terra. O /FAULT é reduzido quando UVLO é detectado.

7.5 Detecção de dessaturação

Quando ocorre curto-circuito ou sobrecorrente, o dreno ou coletor do dispositivo de energia (SiC MOSFET ou IGBT)

corrente pode aumentar para um valor tão alto que os dispositivos saem do estado de saturação, e Vds/Vce do

dispositivos subirão para um valor substancialmente elevado. Pino DESAT com um capacitor de supressão Cblk, normalmente fixado em

Id x Rds_on, agora é capaz de carregar muito mais por uma fonte interna de corrente constante de 1mA. Quando o

a tensão atinge o limite típico de 9.5 V, OUT e /FAULT são reduzidos. Um tempo em branco de 200ns é inserido

na borda ascendente OUT para evitar que o circuito de proteção DESAT seja acionado prematuramente devido à descarga de Coss.

Para minimizar a perda da fonte interna de corrente constante, a fonte de corrente é desligada quando a chave principal

está desligado. Ao selecionar uma capacitância diferente, o tempo de atraso no desligamento (tempo de supressão externa) pode ser

programado. O tempo de apagamento pode ser calculado com,

Teblk = Cblk ∙Vth / IDESAT

Por exemplo, se Cblk for 47pF, Teblk = 47pF ∙9.5V / 1mA = 446ns.

Nota O Teblk já inclui o tempo de supressão interno do Tblk 200ns.

Para configuração do limite de corrente, a seguinte equação pode ser usada,

Ilimit = (Vth – R1* IDESAT – VF_D1)/ Rds_on

where R1 is a programming resistor, VF_D1 is high voltage diode forward voltage, Rds_on is SiC MOSFET turn

na resistência na temperatura estimada da junção, como 175°C.

Um sistema de energia diferente geralmente requer um tempo de desligamento diferente. Um tempo de desligamento otimizado pode maximizar

a capacidade de curto-circuito do sistema enquanto limita Vds e toque de tensão do barramento.

7.6 Falha

/FAULT é uma saída de coletor aberto sem resistência interna de pull-up. Quando dessaturação e subtensões

são detectados, o pino /FAULT e OUT são puxados para baixo. O sinal /FAULT permanecerá baixo por 10us após

a condição de falha é removida. /FAULT é um sinal de recuperação automática. O controlador do sistema precisará decidir como

para responder ao sinal /FAULT. O diagrama a seguir mostra a sequência do sinal.

7.7 NE

O capacitor de polarização negativa externo é carregado rapidamente quando o NEG fica baixo. Isso acontece durante a inicialização

e o período de reinicialização logo antes de 10us /FAULT o período baixo expira após qualquer falha ser detectada. Durante a inicialização

e período de reinicialização, a tensão VCN do capacitor de polarização negativa é medida. Assim que a tensão ultrapassar VN

Limite UVLO, NEG torna-se de alta impedância e OUT assume o controle do gate drive.

8 Aplicações e Implementação

IVCR1402Q é um driver ideal para um design compacto. É um driver do lado inferior. No entanto, com um built-in

gerador de tensão negativa, o driver pode ser usado como driver do lado alto sem usar uma polarização isolada.

Um bootstrap de baixo custo pode então ser usado. O diagrama de circuito a seguir mostra uma meia ponte típica

aplicativo de driver.

9 layout

Um bom layout é uma etapa fundamental para alcançar o desempenho desejado do circuito. O terreno sólido é o primeiro para começar.

Recomenda-se amarrar a almofada exposta ao aterramento do acionador. É uma regra geral que os capacitores tenham

uma prioridade mais alta do que os resistores para arranjo de localização. Capacitores de desacoplamento de 1uF e 0.1uF

deve estar próximo ao pino VCC e aterrado no plano de aterramento do driver. O capacitor de tensão negativa deve

localize próximo aos pinos OUT e NEG. O capacitor de supressão também deve estar próximo ao driver. Um pequeno filtro

(com constante de tempo de 10ns) pode ser necessário na entrada de IN se os traços do sinal de entrada tiverem que passar

através de alguma área barulhenta. A seguir está um layout recomendado.

10 Informações de Embalagem

Dimensões do pacote SOIC-8 (EP)