35V 4A Sterownik SiC i IGBT 8-pinowy z zintegrowanym negatywnym obciążeniem

1. Charakterystyka

• Prąd napędzający: 4A maksymalny prąd napędzający w trybie sink i source

• Szeroki zakres VCC do 35V

• Zintegrowane 3.5V negatywne obciążenie

• Wykonane dla tranzystorów niskiej strony i odpowiednie do użycia w układach wysokiej strony z bootstrapem

• Ochrona UVLO dla pozytywnego i negatywnego napięcia sterującego

• Wykrywanie desaturacji dla ochrony przed krótka obwodem z wewnętrznym czasem blokady

• Wyjście błędu przy wykryciu UVLO lub DESAT

• Referencyjne 5V 10mA dla zewnętrznych obwodów, np. izolatora cyfrowego

• Wejście kompatybilne z TTL i CMOS

• SOIC-8 z odkrytym padem dla zastosowań wysokoczęstotliwościowych i mocy

• Niska opóźnienie propagacji 45ns typowe z wbudowanym filtrem eliminującym szumy

• Kwalifikacja AEC-Q100

2. Zastosowania

• Ładowarki On Board dla pojazdów elektrycznych

• Inwertery i stacje ładowania dla EV/HEV

• Konwertery AC/DC i DC/DC

• Napęd motora

Opis

IVCR1402Q to urządzenie zgodne z AEC-Q100, jednokanałowy silnik o wysokiej prędkości o przepustowości 4A, zdolny do efektywnego i bezpiecznego sterowania tranzystorami SiC MOSFET oraz IGBT. Silne napędzanie z negatywnym przesunięciem poprawia odporność na zakłócenia spowodowane efektem Millera przy pracy w warunkach wysokiego dv/dt. Wykrywanie dezaktywacji zapewnia solidną ochronę przed obwodem krótkim i zmniejsza ryzyko uszkodzenia urządzeń mocowych oraz komponentów systemowych. Wprowadzony stały czas blokady wynoszący 200 ns uniemożliwia wcześniejsze wyzwalanie ochrony przed przepięciem przez szczytowe prądy i zakłócenia podczas przełączania. Stałe napięcie UVLO dla dodatniego napędu bramki i stała ochrona UVLO dla negatywnego przesunięcia zapewniają prawidłowe napięcia pracy bramki. Sygnał awarii aktywny na poziomie niskim informuje system o wystąpieniu UVLO lub przepięcia. Niska opóźnienie propagacji i niezgodność, wraz z ekspozycją termicznego padu, umożliwia przełączanie tranzystorów SiC MOSFET na setki kHz. Zintegrowane generowanie napięcia ujemnego i wyjście referencyjne 5V minimalizuje liczbę komponentów zewnętrznych. Jest to pierwszy przemysłowy sterownik tranzystorów SiC MOSFET i IGBT z funkcjami generowania napięcia ujemnego, wykrywania dezaktywacji i UVLO w obudowie ośmioelementowej. Jest idealnym sterownikiem dla kompaktowego projektu.

Informacje o urządzeniu

4. Konfiguracja i funkcje pinów

5. Specyfikacje

5.1 Parametry Maksymalne Absolutne

W zakresie temperatur powietrza (chociaż nie zawsze zaznaczono) (1)

(1) Praca poza zakresem podanym w parametrach maksymalnych może spowodować trwałe uszkodzenie urządzenia.

Ekspozycja na warunki maksymalne przez dłuższy czas może wpłynąć na niezawodność urządzenia.

5.2 Ocena ESD

5.3 Zalecane Warunki Pracy

5.4 Informacje Termiczne

5.5 Specyfikacje Elektryczne

Chyba że zaznaczono inaczej, VCC = 25 V, TA = –40°C do 125°C, kondensator bypasowy 1-μF od VCC do GND, f = 100 kHz.

Prądy są dodatnie wchodziące i ujemne wychodzące z określonego terminala. Typowe warunki specyfikacji są przy 25°C.

6 Charakterystyki Typowe

7 Szczegółowy Opis

Sterownik IVCR1402Q reprezentuje najnowsze osiągnięcia InventChip w dziedzinie pojedynczego kanału sterownika bramki niskiej strony o wysokim tempie działania

technologicznego rozwoju. Posiada wbudowane generowanie negatywnego napięcia, ochronę przed przeprowadzeniem/krótkim obwodem,

programowalny UVLO. Ten sterownik oferuje najlepsze w swojej klasie cechy oraz najbardziej zwarte i niezawodne rozwiązanie

Sterowanie napędem bramki SiC MOSFET. Jest to pierwszy w przemyśle napędzony wszystkimi niezbędnymi funkcjami sterowania bramką SiC MOSFET w obudowie SOIC-8.

driving cechami w obudowie SOIC-8.

Diagram bloku funkcyjnego

7.1 Wejście

IN jest wejściem nieodwracającego napędu logicznego. Pin ma słabe ściąganie do ziemi. Wejście jest zgodne z poziomami logicznymi TTL i CMOS z maksymalną tolerancją wejściową 20V.

zgodne z poziomami logicznymi TTL i CMOS z maksymalną tolerancją wejściową 20V.

7.2 Wyjście

IVCR1402Q dysponuje etapem wyjściowym typu 4A totem-pole. Dostarcza wysokiego szczytowego prądu źródłowego, gdy jest on najbardziej potrzebny podczas rejonu półki Millera podczas przejścia włączenia przekaźnika mocy. Silna zdolność zatopienia prowadzi do

bardzo niskiej impedancji ściągania w etapie wyjściowym napędu, co poprawia odporność na zakłócenia spowodowane parasytarym efektem Millera.

bardzo niskiej impedancji ściągania w etapie wyjściowym napędu, co poprawia odporność na zakłócenia spowodowane parasytarym efektem Millera

efekt włączania, zwłaszcza tam, gdzie niskopobudzeniowe tranzystory Si MOSFET lub nowe szerokopasmowe tranzystory SiC MOSFET są

używane.

7.3 Generowanie ujemnego napięcia

Podczas uruchamiania, wyjście NEG jest ściągane do GND i zapewnia ścieżkę wysokiego prądu dla źródła prądu, aby naładować

zewnętrzny kondensator ujemnego napięcia CN (zwykle 1uF) przez pin OUT. Kondensator może być naładowany powyżej

2.0V w mniej niż 10us. Przed tym, jak napięcie kondensatora, VCN, będzie naładowane, /FAULT pozostaje niskie/aktywne, niezależnie od

poziomu logiki IN. Po przygotowaniu ujemnego obciążenia, zarówno pin NEG jak i pin /FAULT są zwolnione i OUT zaczyna

obserwować sygnał wejściowy IN. Wbudowany regulator ujemnego napięcia reguluje ujemne napięcie do -3.5V dla normalnej

działalności, niezależnie od częstotliwości PWM i cyklu pracy. Sygnał sterujący bramką, NEG, przekształca się między

VCC-3.5V a -3.5V.

7.4 Ochrona przed niskim napięciem

Wszystkie wewnętrzne i zewnętrzne zakłócenia kierowcy są monitorowane w celu zapewnienia prawidłowego funkcjonowania. VCC jest

monitorowane przez obwód wykrywający napięcie. Wynik sterownika jest wyłączony (zostaje niski) lub pozostaje niski, jeśli

napięcie jest poniżej ustawionej granicy. Należy zauważyć, że próg UVLO VCC jest 3,5 V wyższy niż napięcia bramkowe.

Monitoruje się również ujemne napięcie. UVLO ma stały próg 1,6 V. Włókno

W przypadku usterki kondensatora napięcie kondensatora może być poniżej progu. Ochrona UVLO będzie następnie pociągać

Wrota MOSFET na ziemię. /FAULT jest wyciągnięty na niskim poziomie, gdy wykryto UVLO.

7.5 Wykrywanie odsaturzenia

W przypadku zwarcia lub przepływu prądu urządzenie zasilania (SiC MOSFET lub IGBT) odprowadza lub zbiera

Prąd może wzrosnąć do tak wysokiej wartości, że urządzenia wychodzą ze stanu nasycenia, a Vds/Vce

W przypadku, gdy urządzenia będą miały znacznie wyższą wartość. Pin DESAT z kondensatorem Cblk, zwykle przymocowany do

Id x Rds_on, teraz jest w stanie ładować się znacznie wyżej dzięki wewnętrznemu źródłu stałego prądu o wartości 1mA. Kiedy

napięcie osiągnie typowy próg 9,5V, zarówno OUT jak i /FAULT są przyciągane do niskiego poziomu. Wstawiany jest czas pustej 200ns

w chwili rosnącego frontu na wyjściu OUT, aby zapobiec przedwczesnemu wyzwalaniu układu ochronnego DESAT spowodowanego rozładunkiem Coss.

Aby zminimalizować straty wewnętrznego źródła stałego prądu, źródło to jest wyłączone, gdy główny przełącznik

jest w stanie wyłączonym. Wybierając inną pojemność, można zaprogramować czas opóźnienia wyłączenia (zewnętrzny czas pusty).

Czas pusty może być obliczony za pomocą wzoru,

Teblk = Cblk ∙Vth / IDESAT

Na przykład, jeśli Cblk wynosi 47pF, Teblk = 47pF ∙9,5V / 1mA = 446ns.

Uwaga: Teblk zawiera już wewnętrzny czas pusty Tblk 200ns.

Dla ustawienia limitu prądu można użyć następującego równania,

W przypadku gdy dane dotyczące danych osobowych są niezgodne z wymogami niniejszego rozporządzenia, należy określić, czy dane te są zgodne z wymogami niniejszego rozporządzenia.

gdzie R1 jest rezystorem programowania, VF_D1 jest wysokonapięciowym diodą napędowym, Rds_on jest SiC MOSFET

na odporności przy szacowanej temperaturze połączenia, np. 175C.

Inny system zasilania zwykle wymaga innego czasu wyłączenia. Optymalizowany czas wyłączenia może zmaksymalizować

zdolność układu do zwarcia przy jednoczesnym ograniczeniu VDS i sygnalizacji napięcia w autobusie.

7.6 Wina

/FAULT to otwarty wyjście z kolektoru bez wewnętrznego oporu pociągania. W przypadku odsycenia i pod napięciem

W przypadku gdy włączone są włącza, włącza się włącza /FAULT i WYJEDZENIE. /Sygnał FAULT pozostanie na niskim poziomie przez 10 minut po

/FAULT to sygnał automatycznego odzyskania. System controller będzie musiał zdecydować, jak

aby odpowiedzieć na sygnał /FAULT. Poniższy schemat pokazuje sekwencję sygnału.

7.7 NEG

Kondensator zewnętrzny o ujemnym obciążeniu jest szybko naładowywany, gdy NEG spada do niskiego poziomu. To dzieje się podczas włączania urządzenia

i okresu restartu tuż przed wygaśnięciem okresu 10us /FAULT niskiego poziomu po wykryciu jakiegokolwiek błędu. Podczas włączania

i okresu restartu, mierzy się napięcie kondensatora obciążeniowego VCN. Gdy tylko napięcie przekroczy próg VN

UVLO, NEG staje się wysokookowyściowy, a OUT przejmuje kontrolę nad napędem bramki.

8 Zastosowania i implementacja

IVCR1402Q to idealny napęd dla kompaktowego projektu. Jest to napęd dolnoboczny. Jednak dzięki wbudowanemu

generatorowi ujemnego napięcia, napęd może być używany jako napęd górnoboczny bez konieczności stosowania izolowanego obciążenia.

Wówczas można użyć taniej metody bootstrapowej. Poniższy schemat circuit pokazuje typowe zastosowanie półmostka

napędzanego przez ten układ.

9 Układ

Dobry układ jest kluczowym krokiem do osiągnięcia pożądanego działania obwodu. Pełne ziemienie to pierwszy krok do rozpoczęcia.

Zaleca się połączenie odkrytej płyty z ziemieniem sterownika. Ogólną zasadą jest, że kondensatory mają

wyższy priorytet niż rezystory podczas ustalania rozmieszczenia. Kondensator dekuplingowy 1uF i 0.1uF

powinny być blisko pinu VCC i podłączone do płaszczyzny ziemienia sterownika. Kondensator napięcia ujemnego powinien

znajdować się blisko pinów OUT i NEG. Kondensator blokujący powinien również być blisko sterownika. Mały filtr

(z stałą czasową 10ns) może być potrzebny na wejściu IN, jeśli ślady sygnałowe muszą przechodzić

przez obszar o wysokim poziomie zakłóceń. Poniżej znajduje się zalecany układ.

10 Informacje o opakowaniu

Wymiary opakowania SOIC-8 (EP)