35V 4A SiC en IGBT 8-Pin Driver met Geïntegreerde Negatieve Bias

1. Kenmerken

• Driver-stroomcapaciteit: 4A sink en source piekdrive-stroom

• Brede VCC-bereik tot maximaal 35V

• Geïntegreerde 3.5V negatieve bias

• Ontworpen voor lage zijde en geschikt voor bootstrap hoog-zijde vermogen

• UVLO voor positieve en negatieve poortspanningsdrijving

• Desaturatiedetectie voor kortsluitscherming met interne blanktijd

• Foutuitvoer bij UVLO of DESAT detectie

• 5V 10mA referentie voor externe schakeling, b.v. digitale isolator

• TTL- en CMOS-compatibele invoer

• SOIC-8 met blootliggende pad voor hoge frequentie en krachttoepassingen

• Lage voortplantingsvertraging 45ns typisch met ingebouwde de-glitch filter

• AEC-Q100 gekwalificeerd

2. Toepassingen

• EV Onbord Opladers

• EV/HEV inverters en oplaadstations

• AC/DC en DC/DC converters

• Motor Aandrijving

3. Beschrijving

De IVCR1402Q is AEC-Q100 gekwalificeerd, een 4A enkelspoor, hoge-snelheids slimme driver, in staat om SiC MOSFETs en IGBTs efficiënt en veilig te besturen. Sterke drive met een negatieve bias verbetert de weerstand tegen geluid bij de Miller-effect bij hoge dv/dt operatie. Ontsatigingsdetectie biedt robuuste kortsluitbescherming en vermindert het risico op schade aan machtsapparaten en systeemcomponenten. Een vaste 200ns blanking tijd wordt ingevoegd om te voorkomen dat overstroombescherming wordt geactiveerd door schakelrand stroompieken en geluid. Vaste positieve gate aandrijvingsspanning UVLO en vaste negatieve bias UVLO bescherming zorgt ervoor dat de gate operationele spanningen gezond blijven. Een actief lage foutsignaal waarschuwt het systeem wanneer UVLO of overstroom optreedt. Lage voortplantingsvertraging en mismatch met een bloot thermisch pad maakt het mogelijk dat SiC MOSFETs kunnen schakelen op honderden kHz. Geïntegreerde negatieve spanning generatie en 5V referentie uitkomst minimaliseert het aantal externe componenten. Het is de eerste industriële SiC MOSFET en IGBT driver die negatieve spanning generatie, ontsatiging en UVLO in een 8-pin package bevat. Het is een ideale driver voor een compact ontwerp.

Apparaat informatie

4. Pin configuratie en functies

5. Specificaties

5.1 Absolute Maximale Waarden

Boven de vrije-lucht temperatuursbereik (tenzij anders vermeld) (1)

(1) Werken buiten de in de Absolute Maximale Waarden vermelde waarden kan permanente schade aan het apparaat toebrengen.

Uitkomst aan absolute maximale waarden gedurende een uitgebreide periode kan de betrouwbaarheid van het apparaat beïnvloeden.

5.2 ESD Beoordeling

5.3 Aanbevolen Werkbereik

5.4 Thermische Informatie

5.5 Elektrische Specificaties

Tenzij anders aangegeven, VCC = 25 V, TA = –40°C tot 125°C, 1-μF bypass capaciteit van VCC naar GND, f = 100 kHz.

Stromen zijn positief in en negatief uit de gespecificeerde terminal. Typische conditie specificaties zijn bij 25°C.

6 Typische Kenmerken

7 Uitgebreide Beschrijving

De IVCR1402Q driver vertegenwoordigt InventChip's meest geavanceerde enkelkanaals low-side high-speed gate driver

technologieontwikkeling. Het heeft ingebouwde negatieve spanningsgeneratie, desaturatie/short-circuit bescherming,

programmeerbaar UVLO. Deze driver biedt topklasse kenmerken en de meest compacte en betrouwbare

SiC MOSFET gate besturingscontrole. Het is de eerste industrie-driver uitgerust met alle noodzakelijke SiC MOSFET gate

rijdende kenmerken in een SOIC-8 verpakking.

Functionele blokdiagram

7.1 Invoer

IN is een niet-inverterende logische poort driver invoer. De pin heeft een zwakke pulldown. De invoer is TTL en CMOS

compatibel met een maximale invoerspanning van 20V.

7.2 Uitvoer

IVCR1402Q heeft een 4A totem-pool uitstages. Het levert hoge piekbronstroom wanneer deze het meest nodig is tijdens de Miller plateau fase van de overgang bij het aanzetten van de krachtswitch. Sterke sink capaciteit resulteert in

een zeer lage pull-down impedantie in de driver uitstages die de immuniteit tegen parasitaire Miller-aanzet effecten verbetert, vooral waarbij Si MOSFETs met lage gate-lading of opkomende breedband SiC MOSFETs worden gebruikt.

zeer lage pull-down impedantie in de driver uitstages die de immuniteit tegen parasitaire Miller-aanzet effecten verbetert, vooral waarbij Si MOSFETs met lage gate-lading of opkomende breedband SiC MOSFETs worden gebruikt.

zeer lage pull-down impedantie in de driver uitstages die de immuniteit tegen parasitaire Miller-aanzet effecten verbetert, vooral waarbij Si MOSFETs met lage gate-lading of opkomende breedband SiC MOSFETs worden gebruikt.

gebruikt.

7.3 Negatieve Spanningsgeneratie

Bij het opstarten wordt de NEG uitgang getrokken naar GND en biedt een pad met hoge stroom voor een stroombron om de

externe negatieve-spanningscondensator CN (typisch 1uF) via de OUT-pinaan te laden. De condensator kan worden opgeladen tot boven

2,0V in minder dan 10us. Voordat de condensatorspanning, VCN, is opgeladen, blijft /FAULT laag/actief, ongeacht

IN’s logische niveau. Nadat de negatieve bias klaar is, worden zowel de NEG-pin als de /FAULT-pin vrijgegeven en start OUT om

het ingangssignaal IN te volgen. Een ingebouwde negatieve spanningregelaar reguleert de negatieve spanning naar -3,5V voor normale

bedrijfsvoering, onafhankelijk van PWM-frequentie en -dutycyclus. Het poortdrievingsignaal, NEG, schakelt dan tussen

VCC-3,5V en -3,5V.

7.4 Onderspanningsbeschermingen

Alle interne en externe spanningen van de driver worden bewaakt om een correcte werksituatie te garanderen. VCC wordt

bewaakt door een onderdruk-detectieschakeling. De driveruitgang wordt uitgeschakeld (getrokken naar laag) of blijft laag als de

spanning onder de ingestelde limiet is. Let op dat de VCC UVLO drempel 3,5V hoger is dan de poortspanningen.

De negatieve spanning wordt ook bewaakt. Zijn UVLO heeft een vaste 1,6V negatieve drempel. Een defecte condensator voor de negatieve spanning kan resulteren in een condensatorspanning onder de drempel. De UVLO bescherming zal dan

de poort van de MOSFET naar de grond trekken. De \u002fFAULT wordt laag getrokken wanneer UVLO wordt gedetecteerd.

7.5 Ontsaturatie Detectie

Bij een kortsluiting of overstroom kan de drain- of collectorstroom van het machtsapparaat (SiC MOSFET of IGBT) toenemen tot zo'n hoge waarde dat de apparaten uit de saturatietoestand raken, en Vds\u002fVce van de

apparaten zal stijgen tot een aanzienlijk hoge waarde. DESAT-pin met een blankingscondensator Cblk, normaal geklemd bij

een vast niveau, detecteert deze toestand en activeert de beschermmodus.

een vast niveau, detecteert deze toestand en activeert de beschermmodus.

Id x Rds_on kan nu veel hoger opladen door een interne constante stroombron van 1mA. Wanneer de

spanning de typische drempel van 9,5V bereikt, worden OUT en /FAULT allebei laag getrokken. Een blankingstijd van 200ns wordt ingevoegd

bij de opkomende flank van OUT om te voorkomen dat de DESAT beschermingscircuit te vroeg wordt geactiveerd door de ontlading van Coss.

Om de verlies van de interne constante stroombron te minimaliseren, wordt de stroombron uitgeschakeld wanneer de hoofdschakelaar

in de uitstaat is. Door een andere capaciteit te kiezen, kan de uitzettingsvertraging (externe blankingstijd) worden

geprogrammeerd. De blankingstijd kan worden berekend met

Teblk = Cblk ∙Vth / IDESAT

Bijvoorbeeld, als Cblk 47pF is, Teblk = 47pF ∙9,5V / 1mA = 446ns.

Let op, Teblk bevat al de interne Tblk blankingstijd van 200ns.

Voor het instellen van de stroomlimiet kan de volgende vergelijking worden gebruikt,

De Commissie stelt de Commissie in kennis van de volgende maatregelen:

waar R1 een programmeringsweerstand is, VF_D1 de hoogspanningsdiode voorwaartsspanning is, Rds_on de SiC MOSFET-omkering

op weerstand bij geschatte verbindingstemperatuur, zoals 175 °C.

Een ander energiesysteem vereist meestal een andere tijd van uitschakeling. Een geoptimaliseerde afschakeling kan maximaal

de mogelijkheid van kortsluiting van het systeem, terwijl VDS- en busspanningsringeling wordt beperkt.

7.6 Fout

/FAULT is een open collectie-uitgang zonder interne optrekweerstand. Bij ontzadiging en onder spanningen

worden gedetecteerd, worden de /FAULT pin en OUT beide laag getrokken. Het / FAULT signaal blijft laag voor 10us na

De fout is verwijderd. /FAULT is een signaal voor automatisch herstel. De systeemcontroller moet beslissen hoe

om op het /FAULT-signaal te reageren. Het volgende diagram toont de signaalvolgorde.

7.7 NEG

De externe negatieve bias condensator wordt snel opgeladen wanneer NEG laag gaat. Dit gebeurt tijdens het aanzetten

en herstartperiode net voor de 10us /FAULT lage periode afloopt na detectie van een fout. Tijdens het aanzetten

en herstartperiode wordt de spanning van de negatieve bias condensator VCN gemeten. Zodra de spanning boven VN

UVLO drempel komt, wordt NEG hoog-impedant en neemt OUT de poortsturing over.

8 Toepassingen en Implementatie

IVCR1402Q is een ideale drijver voor een compact ontwerp. Het is een low-side drijver. Met een ingebouwde

negatieve spanninggenerator kan de drijver echter worden gebruikt als een high-side drijver zonder een geïsoleerde bias te gebruiken.

Er kan dan een kosteneffectieve bootstrap worden gebruikt. Het volgende schakelingsschema toont een typische halfbrug

drijvertoepassing.

9 Lay-out

Een goede lay-out is een belangrijke stap om de gewenste circuitprestaties te bereiken. Een solide grond is het eerste waar je mee moet beginnen.

Het wordt aanbevolen om het blootliggende aardvlak te verbinden met de drivergrond. Het is een algemene regel dat condensatoren

een hogere prioriteit hebben dan weerstanden bij de plaatsingsregeling. Een 1uF en een 0,1uF decouplerende condensatoren

moeten dicht bij de VCC-pin liggen en moeten worden verbonden met het drivergrondvlak. De negatieve spanning condensator moet

dicht bij de OUT- en NEG-pennen liggen. De blankeringscondensator moet ook dicht bij de driver liggen. Een kleine filter

(met een tijdsconstante van 10ns) kan nodig zijn aan de invoer van IN als de ingangssignalen door

een lawaaierige zone moeten gaan. Hieronder staat een aanbevolen lay-out.

10 Verpakkinginformatie

SOIC-8 (EP) Verpakkingdimensies