35V 4A SiCおよびIGBT 8ピンドライバ、統合された負のバイアス付き

1. 特長

・駆動電流容量: 4Aのピークシンクおよびソース駆動電流

・最大35Vまでの広いVCC範囲

• 統合された3.5Vネガティブバイアス

• ローサイド用に設計され、ブートストラップハイサイド電力に適しています

• 正および負のゲート駆動電圧のためのUVLO（アンダーボルテージロックアウト）

• ショートサーキット保護のためのデサチュレーション検出、内部ブラキング時間付き

• UVLOまたはDESATが検出された場合のフォールト出力

• 外部回路用の5V 10mAリファレンス、例えばデジタルアイソレータ

• TTLおよびCMOS互換入力

• 高周波および電力用途向けにエクスポーズドパッド付きSOIC-8

• 内蔵デグリッチフィルター付きの45ns典型的伝播遅延

• AEC-Q100認証取得

2. 使用用途

• EVオンボード充電器

• EV／HEVインバータおよび充電ステーション

• AC／DCおよびDC／DCコンバータ

• モータードライブ

3. 説明

IVCR1402Qは、AEC-Q100認証を受けた4A単チャンネルの高速スマートドライバで、SiC MOSFETおよびIGBTを効率的かつ安全に駆動することができます。負のバイアスを持つ強力なドライブは、高いdv/dt動作におけるミラー効果に対するノイズ耐性を向上させます。デサチュレーション検出機能は堅牢なショートサーキット保護を提供し、パワーデバイスやシステムコンポーネントへの損傷リスクを低減します。固定200nsのブランク時間が挿入されており、スイッチングエッジ時の過電流保護が電流スパイクやノイズによって誤作動するのを防ぎます。固定された正ゲートドライブ電圧UVLOと負のバイアスUVLO保護機能により、健全なゲート動作電圧が確保されます。アクティブローフォールト信号は、UVLOまたは過電流が発生した際にシステムに警告を送ります。露出されたサーマルパッド付きの低伝播遅延と不一致により、SiC MOSFETを数百kHzでスイッチングすることが可能です。統合された負電圧生成回路と5Vリファレンス出力により、外部部品数を最小限に抑えることができます。これは、8ピンパッケージに負電圧生成、デサチュレーション検出、UVLOを備えた最初の産業用SiC MOSFETおよびIGBTドライバです。コンパクトな設計に最適なドライバです。

デバイス情報

4. ピン配置と機能

5. 規格

5.1 絶対最大定格

自由空気温度範囲内での仕様（特に記載のない限り） (1)

（1）絶対最大定格を超えて動作させると、デバイスに永久的な損傷を与える可能性があります。

絶対最大定格条件で長期間使用すると、デバイスの信頼性に影響する可能性があります。

5.2 ESD耐性

5.3 推奨動作条件

5.4 熱情報

5.5 電気仕様

特に記載のない限り、VCC = 25 V、TA = –40°C から 125°C、VCC から GND への 1-μF バイパスコンデンサ、f = 100 kHz。

電流は指定された端子に流入する場合は正、流出する場合は負です。典型的な条件仕様は 25°C で測定されます。

6 典型的な特性

7 詳細説明

IVCR1402Q ドライバは、InventChip の最先端の単一チャンネル低側高速ゲートドライバを代表します

内蔵の負電圧生成、デサチュレーション/ショート回路保護機能を備えています。

プログラム可能な UVLO 機能を搭載しており、このドライバはクラス最高の特性と最もコンパクトで信頼性の高い設計を提供します。

SiC MOSFET ゲート駆動制御。業界初の、SOIC-8 パッケージにすべての必要な SiC MOSFET ゲート

駆動機能を備えたドライバです。

機能ブロック図

7.1 入力

IN は非反転論理ゲートドライバ入力です。このピンには弱いプルダウンが付いています。入力は TTL および CMOS 互換の論理レベルで、最大 20V の入力耐圧を持っています。

7.2 出力

IVCR1402Q は 4A のトーテムポール出力ステージを備えています。パワー・スイッチのオン遷移時のミラー・プラトー領域で最も必要とされるときに高いピークソース電流を供給します。強力なシンク能力により、ドライバ出力ステージでの非常に低いプルダウンインピーダンスが実現され、寄生ミラーに対する耐性が向上します。

オン効果、特に低ゲート電荷のSi MOSFETや新興のワイドバンドギャップSiC MOSFETが使用される場合に顕著です。

使用した

7.3 ネガティブ電圧生成

起動時、NEG出力はGNDに引き下げられ、キャパシタを充電するための高電流パスが提供されます。

外部ネガティブ電圧コンデンサ CN（典型的には1uF）は、OUTピンを通じて充電されます。このコンデンサは、2.0V以上に約10us以内で充電されます。

コンデンサ電圧VCNが充電される前に、／FAULTはローレベル／アクティブ状態となり、INの論理レベルに関係なく動作します。

ネガティブバイアスが準備できたら、NEGピンと／FAULTピンは解放され、OUTが入力信号INに従い始めます。

内蔵のネガティブ電圧レギュレータは、PWM周波数やデューティサイクルにかかわらず、ネガティブ電圧を-3.5Vに調整します。

通常動作では、ゲートドライブ信号NEGは、VCC-3.5Vと-3.5Vの間で切り替わります。

VCC-3.5Vと-3.5Vの間で切り替わります。

7.4 アンダーボルテージ保護

ドライバのすべての内部および外部バイアスは、正常な動作状態を確保するために監視されています。VCCは

アンダーボルテージ検出回路によって監視されます。電圧が設定された限界値より低い場合、ドライバの出力はシャットダウン（低電平に引き下げられる）または低電平のままになります。

VCC UVLO閾値はゲート電圧よりも3.5V高いことに注意してください。

負の電圧も監視されます。そのUVLOには固定された1.6Vの負方向閾値があります。負の電圧

コンデンサに欠陥があると、コンデンサの電圧が閾値以下になる可能性があります。この場合、UVLO保護機能が

MOSFETのゲートをグランドに引き下げます。UVLOが検出されると、／FAULTは低電平になります。

7.5 デサチュレーション検出

短絡や過電流が発生すると、パワー素子（SiC MOSFETまたはIGBT）のドレインまたはコレクタ

電流が非常に高い値に増加し、素子が飽和状態から抜け出し、Vds／Vceが大幅に高い値に上昇します。DESATピンはブランキングコンデンサCblkと共に通常制限されており

その他の詳細は省略されます。

Id x Rds_on は、内部の1mA定電流源によって大幅に高い値まで充電できるようになりました。電圧が典型的な9.5Vのしきい値に達すると、OUTと／FAULTは両方とも低電平に引き下げられます。

200nsのブランク時間がOUTの立ち上がりエッジ時に挿入され、

Cossの放電によりDESAT保護回路が過剰にトリガーされるのを防ぎます。

内部定電流源の損失を最小限に抑えるために、メインスイッチがオフ状態のときに電流源はオフになります。

異なる容量を選択することで、オフ遅延時間（外部ブランク時間）をプログラムできます。

ブランク時間は次の式で計算できます。

Teblk = Cblk ∙Vth ／ IDESAT

例えば、Cblkが47pFの場合、Teblk = 47pF ∙9.5V ／ 1mA = 446nsです。

なお、Teblkには既に内部のTblk 200nsのブランク時間が含まれています。

電流制限設定には、次の式を使用できます。

制限 = (Vth R1* IDESAT VF_D1)/Rds_on

R1はプログラミング抵抗体で,VF_D1は高圧ダイオード前向き電圧で,Rds_onはSiC MOSFETターン

推定交差点温度,例えば175Cでの抵抗

異なる電源システムでは 通常 異なるオフタイムが必要です ターンオフの時間を最大化できます

システム・ショート・サーキット能力を Vds とバス・電圧の鳴き声を制限する

7.6 責任

/FAULTは,内部抵抗がない開いたコレクター出力です. 飽和感を消し,電圧下では

/FAULTピンとOUTピンが2つとも低に引っ張られる. /FAULT信号は, 10us後に低で残る

障害状態は削除されています. / FAULTは自動回復信号です. システムコントローラがどのように

/FAULT信号に対応する 次の図は信号の配列を示しています

7.7 NEG

NEGが低くなると、外部の負のバイアスコンデンサが急速に充電されます。これは電源投入時に行われます

そして再起動期間中、故障が検出されてから/FAULTが低くなる10μsの期間が終了する直前に発生します。電源投入時

および再起動期間中に、負のバイアスコンデンサの電圧VCNが測定されます。電圧がVNを超えると

UVLOしきい値を超え、NEGは高インピーダンスになり、OUTがゲートドライブ制御を引き継ぎます。

8 アプリケーションと実装

IVCR1402Qはコンパクトな設計に最適なドライバです。これはローサイドドライバですが、内蔵の

負電圧ジェネレータにより、分離型バイアスを使用せずにハイサイドドライバとしても使用できます。

その場合、低コストなブートストラップを使用することができます。以下の回路図は典型的なハーフブリッジ

ドライバアプリケーションを示しています。

9 配置

よい配置は 望ましい回路性能を達成するための重要なステップです 固い地面は最初です

露出したパッドを運転手の地面に縛るのが推奨されます. 容積電池は,電池の容積を

位置位置の位置設定の抵抗よりも優先度が高い 1uFと0.1uFの脱カップコンデンサ

VCCピンに近い位置で ドライバーの地面平面に固定されている必要があります 負電圧コンデンサは,

OUT と NEG ピンの近くに置く. ドライバにも近くにあるはずです 小さなフィルター

(with10ns時間定数) INの入力で必要かもしれない入力信号の痕跡が通過しなければならない場合

騒音のある地域を通って 図表の図面は以下のとおりです

梱包情報

SOIC-8 (EP) パッケージの寸法