מונע 8-פינים ל-SiC ו-IGBT ב-35V 4A עם הטיה שלילית מegrated

1. תכונות

• כושר זרם של מנה: 4A שוק עליון ומקור זרם גבירה

• טווח רחב של VCC עד ל-35V

• הטיה שלילית מובנית של 3.5V

• תכנון עבור צד תחתון וمناسب לצד עליון עם שיטת bootstrap

•tection של UVLO עבור מתח דלתה חיובי ושלילי

• זיהוי לא-סätturation להגנה מפני קצר עם זמן חסימה פנימי

• יציאה של תקלה כאשר זוהי UVLO או DESAT

• הפניה של 5V 10mA עבור מעגל חיצוני, למשל מבודד דיגיטלי

• קלטpatible עם TTL ו-CMOS

• SOIC-8 עם לוח מגע חשוף לשימושים בתדר גבוה ובכוח

• איחור תקף נמוך של 45ns עם מסנן דה-גליץ' מובנה

• מאושר לפי AEC-Q100

2. יישומים

• מטענים על סיפון עבור רכב חשמלי

• הפוכרים ותחנות טעינה עבור רכבים חשמליים וไฮיברדים

• המרה AC/DC ו-DC/DC

• הפעלת מנוע

3. תיאור

ה-IVCR1402Q הוא נהג חכם, 4A, בעל ערוץ אחד, בעל מהירות גבוהה, המסוגל לנהוג ביעילות ובבטיחות ב- SiC MOSFETs ו- IGBTs. כונן חזק עם נטייה שלילית משפר את חסינות הרעש מפני אפקט מילר בפעילות dv / dt גבוהה. זיהוי התתיקות מספק הגנה חזקה על מעגלים קצרים ומפחית את הסיכון של נזק למכשיר כוח ולרכיבי מערכת. זמן ריקה קבוע של 200ns מופעל כדי למנוע הגנה על מעבר לזרם מלהתחיל מוקדם יותר על ידי צפיפות זרם קצה החליפה ורעש. מתח חיובי קבוע של מנוע השער UVLO והגנת UVLO שלילית קבועה מבטיחה מתח תפעול של השער בריא. מערכת אזהרות של סימן שגיאה נמוך פעיל כאשר UVLO או מעל זרם מתרחש. עיכוב התפשטות נמוך ואי התאמה עם פד תרמי חשוף מאפשרים למוספטים סי-סי לחליף במאות קילוגרז. ייצור מתח שלילי משולב ויצאת תקנה של 5 וולט מקטין את מספר המרכיבים החיצוניים. זהו התנגן התעשייתי הראשון של SiC MOSFET ו- IGBT הכולל יצירת מתח שלילי, דיסאטורציה ו- UVLO בחבילה של 8 סיבים. הוא נהג אידיאלי לעיצוב קומפקטי.

מידע על התקן

4. תצוגת פינים ופונקציות

5. תקן

5.1 דירוגים מרביים מוחלטים

מעל טווח טמפרטורת אוויר חופשי (אלא אם צויין אחרת) (1)

(1) פעילות מעבר לרשימות שמופיעות תחת דירוגי מקסימום מוחלט עלול לגרום נזק קבוע להתקן.

חשיפה לתנאים של דירוגי שARGE מוחלט לתקופה ממושכת עלולה להשפיע על אמינות ההתקן.

דירוג ESD 5.2

תנאים מומלצים להפעלה

מידע תרמי

5.5 תקן חשמלי

אם לא צוין אחרת, VCC = 25 וולט, TA = -40°C עד 125°C, קיבול ביזypass של 1-מיקרופארד בין VCC ל-GND, f = 100 kHz.

זרמים חיוביים הם לתוך והם שליליים החוצה מהטרמינל המצוין. תקן תנאי טיפוסי הוא ב-25°C.

תכונות טיפוסיות

תיאור מפורט

המונח IVCR1402Q מייצג את הטכנולוגיה המתקדמת ביותר של InventChip עבור מונח אחד צד תחתון שער מונח מהיר

המונח כולל ייצור פנימי של לחץ שלילי, הגנה מפני קצר/הפרת saturation,

UVLO תוכנית. המונח הזה מציע את התכונות הטובות ביותר בכיתה זו והכי קומפקטי ומאובטח

בקר שסתום ל-SiC MOSFET. זה הוא הבקר הראשון בתעשייה המצויד בכל התכונות הדרושות לבקרת שסתום של SiC MOSFET בתוך חבילת SOIC-8.

דיאגרמת בלוקים פונקציונלית

בלוק דיאגרמה פונקציונלית

7.1 קלט

IN הוא קלט לא הפוך של בקר שסתום לוגי. הפין כולל מושך למטה חלש. הקלט הוא רמת לוגיקהpatible עם TTL ו-CMOS עם סובלנות קלט מקסימלית של 20V.

רמות לוגיקה תאימות עם טולרנס קלט מרבי של 20V.

7.2 פלט

IVCR1402Q כולל שלב פלט 4A בצורת totem-pole. הוא מספק זרם שיא גבוה כאשר יש צורך בו ביותר במהלך אזור השטח של מילר של מעבר הדלקה של המחלף העוצמתי. יכולת שפיכת חזקה מובילה למחוסן נמוך מאוד בשלב הבקר של הפלט, מה שמשפר את החסינות נגד מילר פרזיטי.

הנחתון מופעל בהתקנת מילר של המעבר הדלקה של המחלף העוצמתי.

המגנה הנמוכה של שלב הפלט משפרת את החסינות נגד הפרעות מילר פרזיטיות.

אפקט הפעלת, במיוחד כאשר Si MOSFETs עם טעינת שער נמוכה או MOSFETs SiC עם פער רחב

משמש.

7.3 יצירת מתח שלילי

בהתחלה, יציאת NEG מושכת ל- GND ומספקת נתיב זרם גבוה עבור מקור זרם כדי לטעון את

מקרן חיצוני של מתח שלילי CN (1uF טיפוסי) דרך פין OUT. הקונפסיטור יכול להיות טעון למעלה

2.0 וולט בפחות מ-10 או. לפני מתח הכבל, VCN, טעון, / FAULT נשאר נמוך / פעיל,

רמת ההיגיון של IN. לאחר שההטיה השלילית מוכנה, שני ניק NEG ו / FAULT ניק משוחררים

לעקוב אחר אות הכניסה IN. מווסת מתח שלילי מובנה רגולר את המתח השלילי ל -3.5V עבור רגיל

פעילות, ללא קשר לתדירות PWM ולמחזור העבודה. אות הנעה השער, NEG, ואז מחליף בין

VCC-3.5 וולט ו -3.5 וולט.

7.4 הגנה מפני מתח נמוך מדי

כל התוספות הפנימיות והחיצוניות של המניע מוניטרות כדי לוודא תקינות מצב הפעולה. VCC מונטרת על ידי מעגל זיהוי מתח נמוך מדי. אם המתח מתחת לגבול שהוגדר, הפלט של המניע יושutdown (יורד ל-0) או יישאר נמוך.

הערה כי גבול UVLO של VCC הוא 3.5V גבוה יותר מהמתחים של השערים.

גם המתח השלילי מונטר. UVLO שלו יש סף קבוע של 1.6V שלילי. אם יש תקלה בקפציטור המתח השלילי, המתח של הקפציטור יכול להיות מתחת לסף. הגנה מפני UVLO תגרום להוריד את שער ה-MOSFET לאדמה. כאשר מזוהה UVLO, /FAULT יורד ל-0.

7.5 זיהוי חוסר שפיכת

במקרה של קצר או זרם יתר, הזרם של התקן החשמלי (SiC MOSFET או IGBT) יכול לעלות לרמה כה גבוהה עד שהתקן יוצא ממצב השפיכה, ו-Vds/Vce של

התקן עולה מעל הסף המוגדר. מנגנון זיהוי חוסר השפיכה מזדהה עם המצב הזה ומפעיל את מנגנון ההגנה.

הערה: אם מתרחש קצר או זרם רב מידי, זרם האס/קולקטור של התקן החשמלי (SiC MOSFET או IGBT) יכול לעלות לרמה כה גבוהה עד שהתקן יוצא ממצב השפיכה, ו-Vds/Vce של

התקן עולה מעל הסף המוגדר. מנגנון זיהוי חוסר השפיכה מזדהה עם המצב הזה ומפעיל את מנגנון ההגנה.

הערה: אם מתרחש קצר או זרם רב מידי, זרם האס/קולקטור של התקן החשמלי (SiC MOSFET או IGBT) יכול לעלות לרמה כה גבוהה עד שהתקן יוצא ממצב השפיכה, ו-Vds/Vce של

המתקנים יגיעו לערך גבוה מאוד. פין DESAT עם קפקרון חסימה Cblk, בדרך כלל מחוסם ל

Id x Rds_on, עכשיו יכול להטעין הרבה יותר גבוה על ידי מקור תок קבוע פנימי של 1mA. כאשר ה

מתח מגיע לסף טיפוסי של 9.5V, OUT ו- /FAULT מושכים שניהם למטה. זמן חסימה של 200ns נסמן

בשפת עלייה של OUT כדי למנוע את מעגל הגנה של DESAT מלהתעורר מוקדם מדי בגלל שחרור Coss.

כדי להקטין את אובדן מקור התוק הפנימי, מקור התוק כבה כאשר המחלף העיקרי

במצב כבוי. על ידי בחירת קפציטנס שונה, ניתן לתכנת את זמן התעיכת (זמן החסימה החיצוני).

זמן החסימה יכול לחושב עם

Teblk = Cblk ∙Vth / IDESAT

לדוגמה, אם Cblk הוא 47pF, Teblk = 47pF ∙9.5V / 1mA = 446ns.

הערה: Teblk כולל כבר את זמן החסימה הפנימי Tblk של 200ns.

להגדרת הגבלת הזרם הנוכחי, ניתן להשתמש במשוואה הבאה,

Ilimit = (Vth – R1* IDESAT – VF_D1)\/ Rds_on

כאשר R1 הוא רזיסטור תכנות, VF_D1 הוא מתח קדימה של דיודה עם מתח גבוה, ו-Rds_on הוא התנגדות ההדלקה של SiC MOSFET

בטמפרטורת צומת המוערכת, כמו 175C.

מערכת כוח שונה בדרך כלל דורשת זמן כיבוי שונה. זמן כיבוי מופתל יכול להגדיל את יכולת מעגל הקצר של המערכת תוך הגבלת Vds והריע של מתח השולחן.

המערכת למחצה יכולת קצר מושלמת בזמן זה.

7.6 תקלה

FaulT הוא פלט עם קולקטור פתוח ללא התנגדות עלייה פנימית. כאשר נגלה חוסר שוויון וביקור מתח נמוך, הפין FaulT ו-OUT שניהם מורידים למצב נמוך. אות FaulT יישאר נמוך במשך 10 מיקרו שניות לאחר הסרת מצב התקלה.

FaulT הוא אות איפוטי אוטומטי. מנהל המערכת יצטרך להחליט כיצד

לפעול

לענות על אות ה- /FAULT. הדיאגרמה הבאה מראה את סדרת האותות.

7.7 NEG

הקפציטור של הבias השלילי החיצוני מטען במהירות כאשר NEG יורד. זה קורה במהלך ההפעלה

וחזירת התפעול, מיד לפני שתקופת ה- 10us של /FAULT נמוך מסתיימת לאחר זיהוי כל תקלה. במהלך ההפעלה

וחזירת התפעול, מודדים את המתח של הקפציטור של הבias השלילי VCN. ברגע שהמתח עולה עלRESHOLD VN

UVLO, NEG הפך להיות ברתוק גבוה ו- OUT לוקח על עצמו את שליטת השער.

8 יישומים וביצועים

IVCR1402Q הוא מפעיל אידאלי לתכנון קומפקטי. זהו מפעיל צד שמאל. עם זאת, בעזרת מפיק מתח שלילי מבוטא,

המפעיל יכול לשמש כמפעיל צד ימין ללא שימוש במתח bias מבודד.

ניתן להשתמש בbootstrap זול יותר במקום. הדיאגרמה של המעגל הבא מראה גשר חצי טיפוסי

תַּכְנִית מְנַהֵג.

9 תַּאֲרִיך

תַּאֲרִיך טוֹב הוּא פֶּרֶק מָסָא בְּדֶרֶך לְהַשִׂיג אֶת הַמַּעֲרָכוֹת הַחֲפֻצּוֹת שֶׁל הַדַּיְרֶק. הָאֲדָמָה הָעֲזוּרָה הִיא הָרִאשׁוֹנָה לְהַתְחִיל עִמָּהּ.

הִטָּבָה לְהַתְקִין אֶת הַמַּפְרֶז הַמְגֻלֶּה לָאֲדָמָה שֶׁל הַמְנַהֵג. זֶה חוֹבָל כְּלָלִי שֶׁלַּקַּפָּקוֹרִים יֵשׁ

יֶתֶר מִן הַמְּגָמְרִים לְסֵדֶר הַמְּקוֹמוֹת. קַפָּקוֹר 1uF וְקַפָּקוֹר 0.1uF נִפְרָדִים

יִהְיוּ קְרוֹבִים לְפִין VCC וְיִהְיוּ מְעוּרָרִים לָאֲדָמָה שֶׁל הַמְנַהֵג. קַפָּקוֹר דַּיְירָה מְשֻׁנֶּה יִהְיֶה

קָרוֹב לְפִינֵי OUT ו-NEG. קַפָּקוֹר חֶסְרוֹן יִהְיֶה קָרוֹב לַמְנַהֵג. סִינּוֹר קָטָן

(בְּעֵדֶר 10ns) אוּלַי יִהְיֶה צָרִיךְ בְּמִכְסַל IN אִם אֶת הַטְּרָסִים שֶׁל הַמְסַפֵּק הַמִּכְסַל יִצְטָרְכוּ לַעֲבוֹר

מְדִידָה רְעֵמָה. הַלָּלוּ הִיא תַּאֲרִיך מְפוֹרָד.

10 מַעֲרָכוֹת מַלְבּוּשׁ

מימדים של חבילת SOIC-8 (EP)