35V 4A SiC dan IGBT Pengemudi 8-Pin dengan Bias Negatif Terintegrasi

1. Fitur

• Kapasitas arus driver: 4A sink dan sumber arus puncak

• Rentang VCC lebar hingga 35V

• Terintegrasi 3.5V bias negatif

• Didesain untuk sisi rendah dan cocok untuk daya sisi tinggi bootstrap

• UVLO untuk tegangan gerbang positif dan negatif

• Deteksi desaturasi untuk perlindungan terhadap arus pendek dengan waktu blanking internal

• Output kesalahan ketika UVLO atau DESAT terdeteksi

• Referensi 5V 10mA untuk rangkaian eksternal, misalnya isolator digital

• Input kompatibel dengan TTL dan CMOS

• SOIC-8 dengan pad terbuka untuk aplikasi frekuensi tinggi dan daya

• Waktu tunda propagasi rendah 45ns tipikal dengan filter de-glitch bawaan

• Memenuhi kualifikasi AEC-Q100

2. Aplikasi

• Pengisi Daya On Board EV

• Inverter EV/HEV dan stasiun pengisian

• Konverter AC/DC dan DC/DC

• Penggerak Motor

Deskripsi

IVCR1402Q adalah driver pintar berkecepatan tinggi yang telah memenuhi kualifikasi AEC-Q100, dengan kapasitas 4A tunggal, mampu mengemudi SiC MOSFET dan IGBT secara efisien dan aman. Penggerak kuat dengan bias negatif meningkatkan ketahanan terhadap gangguan suara akibat efek Miller pada operasi high dv/dt. Deteksi desaturasi memberikan perlindungan pendek sirkuit yang kokoh serta mengurangi risiko kerusakan perangkat daya dan komponen sistem. Waktu blanking tetap 200ns dimasukkan untuk mencegah perlindungan arus berlebih dari pemicuan dini oleh lonjakan arus dan kebisingan saat pergantian sisi. Proteksi UVLO tegangan penggerak positif tetap dan bias negatif tetap memastikan operasi tegangan gerbang yang sehat. Sinyal kesalahan aktif rendah memberi tahu sistem ketika UVLO atau arus berlebih terjadi. Propagasi rendah dan ketidaksesuaian dengan pelat termal terbuka memungkinkan SiC MOSFET beralih pada ratusan kHz. Generasi tegangan negatif terintegrasi dan keluaran referensi 5V meminimalkan jumlah komponen eksternal. Ini adalah driver SiC MOSFET dan IGBT industri pertama yang mencakup generasi tegangan negatif, desaturasi, dan UVLO dalam paket 8-pin. Ini merupakan driver ideal untuk desain kompak.

Informasi Perangkat

4. Konfigurasi Pin dan Fungsi

5. Spesifikasi

5.1 Peringkat Maksimum Mutlak

Di rentang suhu udara bebas (kecuali dicatat lain) (1)

(1) Operasi di luar yang terdaftar di bawah Peringkat Maksimum Mutlak dapat menyebabkan kerusakan permanen pada perangkat.

Pajanan terhadap kondisi peringkat maksimal mutlak untuk periode yang lama dapat memengaruhi keandalan perangkat.

5.2 Peringkat ESD

5.3 Kondisi Operasi yang Direkomendasikan

5.4 Informasi Termal

5.5 Spesifikasi Listrik

Kecuali dinyatakan lain, VCC = 25 V, TA = –40°C hingga 125°C, kapasitansi bypass 1-μF dari VCC ke GND, f = 100 kHz.

Arus positif masuk dan negatif keluar dari terminal yang ditentukan. Spesifikasi kondisi tipikal adalah pada 25°C.

6 Karakteristik Tipikal

7 Deskripsi Rinci

IVCR1402Q driver mewakili teknologi penggerak gerbang tunggal sisi bawah berkecepatan tinggi terbaru dari InventChip

dengan fitur pembangkit tegangan negatif internal, perlindungan desaturasi/penghubungan pendek,

UVLO yang dapat diprogram. Penggerak ini menawarkan karakteristik kelas terbaik dan pengendalian gerbang SiC MOSFET yang paling kompak dan andal

Ini adalah penggerak industri pertama yang dilengkapi dengan semua kebutuhan gerbang SiC MOSFET

fitur penggerak dalam kemasan SOIC-8.

Diagram Blok Fungsi

7.1 Input

IN adalah input penggerak gerbang logika non-inversi. Pin ini memiliki penarik bawah yang lemah. Inputnya adalah level logika TTL dan CMOS

kompatibel dengan toleransi maksimum 20V input.

7.2 Output

IVCR1402Q memiliki tahap output totem-pole sebesar 4A. Ini memberikan arus sumber puncak tinggi ketika dibutuhkan selama wilayah datar Miller dari transisi nyalakan saklar daya. Kapabilitas sink kuat menghasilkan

impedansi tarik ke bawah yang sangat rendah pada tahap output penggerak yang meningkatkan kekebalan terhadap efek nyalakan parasit Miller, terutama di mana MOSFET Si dengan muatan gerbang rendah atau MOSFET SiC jarak tempuh lebar muncul digunakan

sangat rendah impedansi tarik ke bawah pada tahap output penggerak yang meningkatkan kekebalan terhadap efek nyalakan parasit Miller, terutama di mana MOSFET Si dengan muatan gerbang rendah atau MOSFET SiC jarak tempuh lebar muncul digunakan

efek nyalakan parasit Miller, terutama di mana MOSFET Si dengan muatan gerbang rendah atau MOSFET SiC jarak tempuh lebar muncul digunakan

digunakan.

7.3 Pembangkitan Tegangan Negatif

Pada saat startup, keluaran NEG ditarik ke GND dan memberikan jalur arus tinggi untuk sumber arus mengisi

kapasitor tegangan negatif eksternal CN (1uF tipikal) melalui pin OUT. Kapasitor dapat diisi hingga lebih dari

2.0V dalam waktu kurang dari 10us. Sebelum tegangan kapasitor, VCN, terisi penuh, \/FAULT tetap rendah/aktif, tanpa memperdulikan

tingkat logika IN. Setelah bias negatif siap, baik pin NEG maupun pin \/FAULT dilepaskan dan OUT mulai

mengikuti sinyal masukan IN. Regulator tegangan negatif bawaan mengatur tegangan negatif ke -3.5V untuk operasi normal,

tanpa memandang frekuensi PWM dan siklus kerja. Sinyal penggerak gerbang, NEG, kemudian beralih antara

VCC-3.5V dan -3.5V.

7.4 Proteksi Tegangan Rendah

Semua bias internal dan eksternal pengemudi dipantau untuk memastikan kondisi operasi yang sehat. VCC adalah

dipantau oleh rangkaian deteksi tegangan rendah. Output pengemudi dimatikan (ditarik rendah) atau tetap rendah jika

tegangan di bawah batas yang ditetapkan. Perhatikan bahwa ambang UVLO VCC adalah 3,5V lebih tinggi dari tegangan gerbang.

Tegangan negatif juga dipantau. UVLO-nya memiliki ambang batas tetap 1,6V arah negatif. Kerusakan kapasitor tegangan negatif

dapat menyebabkan tegangan kapasitor di bawah ambang batas. Proteksi UVLO kemudian akan menarik

gerbang MOSFET ke tanah. \/FAULT ditarik rendah ketika UVLO terdeteksi.

7.5 Deteksi Desaturasi

Ketika terjadi pendek sirkuit atau arus berlebih, arus drain atau kolektor perangkat daya (SiC MOSFET atau IGBT)

dapat meningkat hingga nilai yang sangat tinggi sehingga perangkat keluar dari keadaan saturasi, dan Vds\/Vce dari

perangkat akan naik ke nilai yang sangat tinggi. Pin DESAT dengan kapasitor blanking Cblk, biasanya dibatasi pada

Id x Rds_on, sekarang dapat mengisi daya jauh lebih tinggi melalui sumber arus konstan internal 1mA. Ketika

tegangan mencapai ambang tipikal 9,5V, OUT dan \/FAULT ditarik rendah. Waktu kosong 200ns dimasukkan

pada tepi naik OUT untuk mencegah rangkaian perlindungan DESAT terpicu secara dini karena pelepasan Coss.

Untuk meminimalkan kerugian sumber arus konstan internal, sumber arus dimatikan ketika sakelar utama

berada dalam keadaan mati. Dengan memilih kapasitansi yang berbeda, waktu tunda mati (waktu kosong eksternal) dapat diprogram.

Waktu kosong dapat dihitung dengan rumus,

Teblk = Cblk ∙Vth\/ IDESAT

Sebagai contoh, jika Cblk adalah 47pF, Teblk = 47pF ∙9,5V\/ 1mA = 446ns.

Perhatikan bahwa Teblk sudah mencakup waktu kosong internal Tblk 200ns.

Untuk pengaturan batas arus, persamaan berikut dapat digunakan,

Ilimit = (Vth R1* IDESAT VF_D1)/ Rds_on

dimana R1 adalah program resistor, VF_D1 adalah tegangan dioda tegangan tinggi tegangan maju, Rds_on adalah SiC MOSFET belokan

pada resistensi pada suhu perpaduan yang diperkirakan, seperti 175C.

Sistem daya yang berbeda biasanya membutuhkan waktu mati yang berbeda. Waktu mati yang dioptimalkan dapat memaksimalkan

kemampuan sirkuit pendek sistem sambil membatasi Vds dan bus voltase berdering.

7.6 Salah

/ FAULT adalah output kolektor terbuka tanpa resistensi tarik-up internal. Ketika desaturasi dan di bawah tegangan

Ditetapkan, pin / FAULT dan OUT keduanya ditarik rendah. Sinyal / FAULT akan tetap rendah selama 10us setelah

kondisi kesalahan dihapus. / FAULT adalah sinyal pemulihan otomatis. Pengontrol sistem akan perlu untuk memutuskan bagaimana

untuk merespons sinyal / FAULT. Diagram berikut menunjukkan urutan sinyal.

7.7 NEG

Kondensator bias negatif eksternal dengan cepat diisi ketika NEG turun. Itu terjadi saat daya naik

dan memulai kembali periode tepat sebelum periode rendah 10us / FAULT berakhir setelah kesalahan terdeteksi. Selama daya

dan periode restart, tegangan kondensator bias negatif VCN diukur. Segera setelah tegangan di luar VN

UVLO ambang, NEG menjadi impedansi tinggi dan OUT mengambil alih kontrol gerbang drive.

8 Aplikasi dan Implementasi

IVCR1402Q adalah driver yang ideal untuk desain yang kompak. Ini adalah driver sisi rendah. Namun, dengan built-in

generator tegangan negatif, driver dapat digunakan sebagai driver sisi tinggi tanpa menggunakan bias terisolasi.

Kemudian, bootstrap murah bisa digunakan sebagai gantinya. Diagram sirkuit berikut menunjukkan setengah jembatan khas

aplikasi pengemudi.

9 Tata Letak

Tata letak yang baik adalah langkah kunci untuk mencapai kinerja sirkuit yang diinginkan. Tanah padat adalah tempat pertama untuk memulai.

Disarankan untuk menghubungkan pad terbuka ke tanah penggerak. Secara umum, kapasitor memiliki

prioritas lebih tinggi daripada resistor dalam pengaturan lokasi. Kapasitor pemisah 1uF dan 0.1uF

harus dekat dengan pin VCC dan dihubungkan ke bidang tanah penggerak. Kapasitor tegangan negatif harus

berada dekat dengan pin OUT dan NEG. Kapasitor blanking juga harus dekat dengan penggerak. Filter kecil

(dengan konstanta waktu 10ns) mungkin diperlukan pada input IN jika jejak sinyal input harus melewati

area bising. Berikut adalah tata letak yang direkomendasikan.

10 Informasi Kemasan

Dimensi Kemasan SOIC-8 (EP)