35V 4A SiC և IGBT 8-գլխավոր հղում ինտեգրացված բացասական պարտադիրությամբ

1. Characteristics

• Դրավի հասարակություն: 4A դատարկություն և աղբյուր գերակայության գագաթային դրավի հասարակություն

• Լայն VCC միջակայք՝ մինչև 35V

• Ինտեգրված 3.5V բացասական պայման

• Դիզայն էլեկտրոնային ցանցի ցածքի համար և համապատասխանաբար bootstrap high-side հասարակության համար

• UVLO դրական և բացասական դրական դաշտի համար

• Դեսատակցության հայտարարություն short circuit պահպանման համար, ինտեգրված բլանկինգ ժամանակ

• Սխալի արտադրություն, երբ UVLO կամ DESAT հայտնվում է

• 5V 10mA հղում external ցանցի համար, օրինակ digital isolator-ի համար

• TTL և CMOS compatible մուտք

• SOIC-8 հեռացված pad-ով high frequency և power applications-ի համար

• დაստանավորության փոքր դելայ 45ns տիպիկալ դեգլիչ ֆիլտրի հետ

• AEC-Q100 ստանդարտով հաստատված

2. Ամբիցություններ

• EV ออน Board Chargers

• EV/HEV ինվերտերներ և լավագույն կենտրոններ

• AC/DC և DC/DC կոնվերտորներ

• Մոտորի վարում

3. Նկարագրություն

IVCR1402Q-ն AEC-Q100 ստանդարտով համարվող, 4Ա միացիլ կանալի, բարձր արագությամբ սեփական դրայվերն է, որը կարող է ապագայորեն և անվտանգորեն դրայվել SiC MOSFET-ները և IGBT-ները։ Հզուն դրայվին բացասական պարտադիրությամբ բարելավում է շուն իմունիտետը Miller արդյունքի դեպքում բարձր dv/dt գործողության ժամանակ։ Դեսատարացման հայտնաբերումը բարելավում է կոտորակային շրջապատումի պահպանումը և նվազում է ունենականության և համակարգի բաղադրիչների վարդագրավորման ռիսկը։ Ստացված 200 նանովայրդ դադարում է ներդրված համար պահպանելու համար գործողության կոտորակային պահպանումը չհանդիսանա առաջին պահով արագությամբ կոտորակային պահպանումի դեպքում։ Նույնական դրայվի դադարում և չհամապատասխանություն բարելավում է ստեղծված ջերմային հատակով՝ SiC MOSFET-ները տեղափոխելու համար հարյուրավոր կիլոհերցի միջակայքում։ Ներդրված բացասական տարածական գեների ստեղծումը և 5V հարաբերական արտադրությունը նվազում է արտաքին բաղադրիչների քանակը։ Դա առաջին գործարարական SiC MOSFET և IGBT դրայվերն է, որը ներառում է բացասական տարածական գեների ստեղծումը, դեսատարացումը և UVLO 8-pin փաթեթում։ Դա իդեալական դրայվերն է կոմպակտ դիզայնի համար։

Սարքի տեղեկատվություն

4. Պինների կառաջադրումը և ֆունկցիաները

5. Տեխնիկական բնութագրություններ

5.1 Əնդ ամենամեծ սահմանարարներ

nadirg qayd etdiyi haric) (1) ազատ օդի ջերմաստիճանի միջակայքում

(1) Գործումը անվանական առավելագույն գնահատումներից դուրս կարող է պատճառել սարքի անվերջ վարդագրավորում։

Անվանական առավելագույն գնահատումներից դուրս գործումը շատ ժամանակ կարող է ազդել սարքի վավերության վրա։

5.2 ESD Rating

5.3 berra գործակիցների պարամետրերը

5.4 Ջերմային տեղեկություններ

5.5 Էլեկտրոնային մասնավորություններ

Եթե հակառակ չի նշված, VCC = 25 V, TA = –40°C մինչև 125°C, 1-μF բացարձակ կապակիտիվություն VCC-ից GND-ին, f = 100 kHz.

Տարրականները դրական են մուտքից և բացասական ելլուային նշանակությամբ։ Ստանդարտ պայմանները ենթադրվում են 25°C-ի դեպքում։

6 Ստանդարտ 특성ներ

7 Անալիտիկ նկարագրություն

IVCR1402Q դրայվերը ներկայացնում են InventChip-ի ամենանոր տեխնոլոգիաներից մեկը՝ միակ ալիքային դաշտի արագ դրայվերի համար

տեխնոլոգիական զարգացում։ Նրանք բաղկացած են ներդրված բացասական մուտքային գեներից, desaturation/կորճակային պահպանման համար

ծրագրավորելի ԱՎԼՕ. Այս դրայվերը բացակայում է դասավորության լավագույն 특성ները և ամենակարճ եւ հավասարելի

SiC MOSFET դրայվերի կառավարման սխեմաներ։ Դա առաջին ինդուստրիական դրայվերն է, որը հավաքած է բոլոր անհրաժեշտ SiC MOSFET դրայվերի

սխեմաները SOIC-8 փաթեթում։

Ֆունկցիոնալ բլոկի դիագրամ

7.1 Մուտք

IN-ը ոչ ինվերսիվ логիկական դրայվերի մուտքն է։ Պինը ունի թույլ պուլդա운։ Մուտքը TTL եւ CMOS

համատեղելի լոգիկական մակարդակն է՝ առավելագույն 20V մուտքային կայունությամբ։

7.2 Ելք

IVCR1402Q-ն ունի 4A տոտեմ-պոլ ելքի ստագեն։ Դա առաջացնում է բարձր գագաթային սուր հաջորդաբարություն, երբ այն ամենաշատ է պետք

Miller պլատունի տարածության ընթացքում ուժի սահմանման փոխանցման ժամանակ։ Հավասարելի սինկ հնարավորությունը արդյունավետություն է։

շատ ցածր պոլինգ դիմականությունը վարող ստեջում, որը բարձրացնում է իմունությունը պարազիտ Miller-ի դեմ

միացումի արդյունքում, հատուկ դեպքում, երբ օգտագործվում են ցածր գեյթ-լար Si MOSFET-ները կամ նոր լայն բանդգապ SiC MOSFET-ները

օգտագործվում են:

7.3 ลบegative Voltage Generation

Սկիզբում, NEG արտածում է GND-ին և տարածում է բարձր հասարակության ճանապարհ հասարակության համար հասարակության աղբյուրին, որը լցնում է դուրսի ներքին բացասական հասարակության CN (1uF տիպիկալ) OUT փինի միջոցով: Հասարակությունը կարող է լցվել 2.0V-ից ավելի փոքր ժամանակում՝ փոքր ժամանակում՝ փոքր ժամանակում: Կապակիտորի հասարակությունը, VCN, լցվելուց առաջ, /FAULT-ը մնում է ցածր /ակտիվ, IN-ի լոգիկական մակարդակից անկախ։

ներքին բացասական հասարակության CN (1uF տիպիկալ) OUT փինի միջոցով: Կապակիտորի հասարակությունը կարող է լցվել 2.0V-ից ավելի փոքր ժամանակում՝ փոքր ժամանակում՝ փոքր ժամանակում:

2.0V-ից ավելի փոքր ժամանակում՝ փոքր ժամանակում՝ փոքր ժամանակում: Կապակիտորի հասարակությունը, VCN, լցվելուց առաջ, /FAULT-ը մնում է ցածր /ակտիվ, IN-ի լոգիկական մակարդակից անկախ։

IN-ի լոգիկական մակարդակից անկախ։ Բացասական պայմանից հետո, NEG փինը և /FAULT փինը ազատվում են և OUT-ը սկսում է հետևել IN սIGNAL-ին։

Ներդրված բացասական հասարակության րեգուլյատորը կարգավորում է բացասական հասարակությունը -3.5V-ին սովորական գործառունքի ժամանակ, PWM հաճախության և դուրսից անկախ։

Գեյթի դիվանագիտական 旌ignal-ը, NEG, ապա փոխվում է միջակայքում

VCC-3.5V և -3.5V.

7.4 麹壓անկյունագծի պրոտեկցիա

Դրավի բոլոր ներքին և դուրսագրող համարները հեռացված են՝ համապատասխանելու արդյոք աշխատանքի պայմաններ։ VCC է

հեռացված է վտանգի անկյունագծի համար։ Դրավի դուրսագրողը փակվում է (ներքև ձգվում է) կամ մնում է ներքևում, եթե

լարումը ներքև է սահմանափակումից։ Նշենք, որ VCC UVLO սահմանափակումը 3.5V-ով բարձր է դադարող լարումներից։

Նաև ստորադադար լարումը հեռացված է։ Այդ UVLO-ն ունի անցանց 1.6V ստորադադար սահմանափակում։ Ստորադադար լարումի

կապակցույթի դեֆեկտը կարող է նպաստել կապակցույթի լարումը ստորադադար սահմանափակումից։ UVLO պրոտեկցիան ապա կդուրս անի

MOSFET-ի դադարը հետուանում։ Երբ UVLO հայտնաբերվում է, ապա /FAULT-ը ներքև ձգվում է։

7.5 Դեսատրեցիայի հայտնաբերում

Երբ տեղի է ունենում կոնտակտային կամ գումարելի հասանելիություն, ապա ուժի սարքը (SiC MOSFET կամ IGBT) դրենը կամ կոլեկտորը

արժեքը կարող է ավելանալ այնքան, որ սարքերը դուրս գան իր բացահայտման վիճակից, և Vds/Vce-ն սարքերին կավելանա։

DESAT գրառումը բլանկինգ կապակիթոր Cblk-ով, որը սովորաբար կապված է

Id x Rds_on-ին, հիմա կարող է լինել բարձրացնում մեծ արժեքով ներքին 1mA հաստատուն հասանալիքի աղբյուրի միջոցով։

Երբ մեծությունը հասնում է ստանդարտ 9.5V սահմանաչափին, OUT և /FAULT-ը երկուսն էլ ներքնարկվում են։ 200նս բլանկինգ ժամանակ է մուտքագրվում

OUT-ի բարձրացման եզրում, որպեսզի DESAT պաշտպանող շղթան չի ակտիվացնենք առանց ժամկետի Coss-ի դիսչարջի պատճառով։

/Internal constant current source-ի կորցանմունքների մինիմալացման համար՝ հասանալիքի աղբյուրը անջատվում է երբ հիմնական վացիլատորը անջատված է։

Բլանկինգ ժամանակը (արտաքին բլանկինգ ժամանակը) կարող է պրոգրամավորվել տարբեր կապակիթորի ընտրությամբ։

Բլանկինգ ժամանակը կարող է հաշվարկվել հետևյալ բանաձևով՝

Teblk = Cblk ∙Vth / IDESAT

Օրինակ, եթե Cblk-ն 47պՖ է, Teblk = 47պՖ ∙9.5V / 1mA = 446նս։

Note Teblk արդեն պարունակում է ներքին Tblk 200ns դատարկ ժամանակը:

Տարրական սահմանափակման դրույթի համար կարելի է օգտագործել հետևյալ հավասարումը,

Ilimit = (Vth – R1* IDESAT – VF_D1)\/ Rds_on

որտեղ R1-ը ծրագրավորման ռեզիստոր է, VF_D1-ը բարձր մագնիսականության դիոդի առաջին մագնիսականությունն է, Rds_on-ը SiC MOSFET միացման դիսկրետ առաջին մագնիսականությունն է՝ գնահատական համացանցային ջերմաստիճակում, ինչպես օրինակ 175C-ում։

Միացման ժամանակ տարբեր ուժական համակարգ սովորաբար պահանջում է տարբեր անջատման ժամանակ։ Օպտիմալ անջատման ժամանակը կարող է մաքսիմալացնել

համակարգի կորոցնող կարողությունը՝ Vds և բուսային մագնիսականության սահմանափակման ժամանակ։

7.6 Սխալ

FAULT անբացատրման արտադրություն է՝ արդեն չունենալով ներքին վերցնող ռեզիստոր։ Երբ դիսկրետացումը և տարանցումը հայտնաբերվում են, FAULT ստորագրումը և OUT-ը երկուսն էլ ներդիրվում են։ FAULT 旌անակը կարող է մնալ ցածր մոտեցումով 10մկ հետո

FaulT անբացատրման արտադրություն է՝ արդեն չունենալով ներքին վերցնող ռեզիստոր։ Երբ դիսկրետացումը և տարանցումը հայտնաբերվում են, Fault ստորագրումը և OUT-ը երկուսն էլ ներդիրվում են։ Fault 旌անակը կարող է մնալ ցածր մոտեցումով 10մկ հետո

Fault 旌անակը կարող է մնալ ցածր մոտեցումով 10մկ հետո

խանգիր վիճակը հեռացվել է: \/FAULT սիգնալն է ավտոմատ վերականգման սիգնալ: Սիստեմային կառավարիչը պետք է որոշի, թե ինչպես

պատասխանել \/FAULT սիգնալին: Հետևյալ դիագրամը ցույց է տալիս սիգնալների հաջորդականությունը:

7.7 NEG

Արտաքին բացասական սխալման կապակցիդորը արագ լինում է, երբ NEG-ն ցածրանում է: Սա տեղի է ունենում անցման ժամանակ

և վերանորոգման պարբերության ընթացքում՝ ցածրանում է 10մկս \/FAULT ցածր պարբերությունը անցնում է ցանկացած խանգիրի հայտնաբերման հետո: Անցման ժամանակ

և վերանորոգման պարբերության ընթացքում, չափում է կատարվում բացասական սխալման կապակցիդորի մոտավոր VCN: Երբ մոտավորը VN-ից գերազանցում է

UVLO սահմանը, NEG-ն դառնում է բարձր անկապակցությամբ, և OUT-ը վերցնում է դատարկության կառավարումը:

8 Կիրառություններ և իմպլեմենտացիա

IVCR1402Q-ն կարևոր դրավերի համար իդեալ դատարկումն է կոմպակտ դիզայնի համար: Դա դատարկում է ներքևից: Բայց ներդրված

բացասական մոտավորի գեներատորի հետ, դատարկումը կարող է օգտագործվել նաև վերևից դատարկում առանց անական սխալման օգտագործման:

Համեմատաբար պակաս արժեքով bootstrap-ի օգտագործումը կարող է փոխարինվել։ Այսուհետև շրջիկային դիագրամը ցույց է տալիս տիպիկ կիսամուտքին համապատասխան

գնահատող կիրառման դեպքում։

9 Դիզայն

Կարևոր դիզայնը դրան է, որ պետք է ստանալ ցանկացած շրջիկային արդյունավետություն։ Սկսելու համար պետք է օգտագործել ստորակետով հիմնական ground։

Նախատեսված է, որ exposed pad-ը կցված է driver ground-ին։ Ընդհանուր կանոնն է, որ կապակտորները ունեն բարձր առաջանորդություն, քանի որ դրանք կարող են գտնվել միջավայրում։

1uF և 0.1uF դեկուպլինգ կապակտորները պետք է գտնվեն VCC pin-ի կողքում և կցված լինեն driver ground plane-ին։

NEG կապակտորները պետք է գտնվեն OUT և NEG pins-ից մոտ։

Blanking կապակտորները պետք է գտնվեն գնահատողից մոտ։ Փոքր ֆիլտր (10ns ժամանակահատվածով) կարող է պահանջվել IN-ի մուտքում, եթե մուտքային 旌աները պատրաստվում են անցնել որոշ շուրջ շուրջ շուրջ։

Այսուհետև ցույց է տալիս նախատեսված դիզայն։

Հետևյալը նախատեսված դիզայն է։

10 梱ցման տեղեկություններ

SOIC-8 (EP) 梱ցման չափեր