35V 4A SiC और IGBT 8-पिन ड्राइवर इंटीग्रेटेड नकारात्मक बायस के साथ

1. विशेषताएँ

• ड्राइवर विद्युत क्षमता: 4A ड्राइव करने वाली चर और स्रोत शीर्ष विद्युत

• विस्तृत VCC रेंज 35V तक

• एकीकृत 3.5V नकारात्मक बायस

• निचली तरफ के लिए डिज़ाइन किया गया है और बूटस्ट्रैप उच्च-पक्ष शक्ति के लिए उपयुक्त

• सकारात्मक और नकारात्मक गेट ड्राइव वोल्टेज के लिए UVLO

• अंतर्गत ब्लैंकिंग समय के साथ छोटे पथ के संरक्षण के लिए असंतुष्टता पत्रण

• जब UVLO या DESAT पता चलता है तो दोष प्रायत्न

• बाहरी परिपथ, उदाहरण के लिए डिजिटल अलग करने वाले लिए 5V 10mA संदर्भ

• TTL और CMOS संगत इनपुट

• SOIC-8 उच्च आवृत्ति और शक्ति अनुप्रयोगों के लिए खुला पैड वाला

• बिल्ड-इन डी-ग्लिच फिल्टर के साथ सामान्य 45ns के साथ कम प्रसारण देरी

• AEC-Q100 से योग्यता प्राप्त

2. अनुप्रयोग

• EV बोर्ड पर चार्जर्स

• EV/HEV इनवर्टर और चार्जिंग स्टेशन

• AC/DC और DC/DC कनवर्टर

• मोटर ड्राइव

3. विवरण

IVCR1402Q, AEC-Q100 मान्यता प्राप्त, 4A एकल-चैनल, उच्च-गति स्मार्ट ड्राइवर है, जो SiC MOSFETs और IGBTs को कुशलतापूर्वक और सुरक्षित रूप से चलाने में सक्षम है। नकारात्मक पक्ष से मजबूत ड्राइव मिलर प्रभाव के खिलाफ शोर की प्रतिरोधकता में सुधार करता है, जबकि उच्च dv/dt की स्थिति में काम करता है। असंतुष्ट (Desaturation) पहचान दृढ़ छोटे समय की रक्षा प्रदान करती है और विद्युत उपकरण और प्रणाली घटकों के क्षति के खतरे को कम करती है। एक निर्धारित 200ns blanking time डाला जाता है ताकि overcurrent protection को switching edge current spike और noise से पहले trigger न हो। निर्धारित सकारात्मक gate drive voltage UVLO और निर्धारित नकारात्मक bias UVLO संरक्षण स्वस्थ gate operation voltages को सुनिश्चित करता है। एक active low fault signal जब UVLO या over current होता है, तो प्रणाली को alert करता है। कम propagation delay और mismatch एक exposed thermal pad के साथ SiC MOSFETs को लाखों Hz की दर से switch करने की अनुमति देता है। Integrated negative voltage generation और 5V reference output बाहरी घटकों की संख्या को कम करता है। यह पहला industrial SiC MOSFET और IGBT driver है जिसमें एक 8-pin package में negative voltage generation, desaturation और UVLO शामिल है। यह compact design के लिए आदर्श ड्राइवर है।

डिवाइस जानकारी

4. पिन कॉन्फिगरेशन और कार्य

5. विनिर्देश

5.1 अधिकतम अभिन्न मूल्यों

मुक्त हवा के तापमान श्रेणी के ऊपर (जहाँ अन्यथा न कहा गया हो) (1)

(1) अपरेटिंग एब्सोल्यूट मैक्सिमम रेटिंग के तहत दी गई सूची से परे करना डिवाइस को स्थायी रूप से क्षति पहुँचा सकता है।

एब्सोल्यूट मैक्सिमम रेटिंग की स्थितियों की लंबी अवधि तक प्रतिस्पर्धा डिवाइस की विश्वसनीयता पर प्रभाव डाल सकती है।

5.2 ESD रेटिंग

5.3 सिफारिश की गई कार्यात्मक स्थितियाँ

5.4 ऊष्मीय जानकारी

5.5 इलेक्ट्रिकल स्पेसिफिकेशन्स

अन्यथा निर्दिष्ट न होने पर, VCC = 25 V, TA = –40°C से 125°C, 1-μF बायपास कैपेसिटेंस VCC से GND, f = 100 kHz.

वर्तमान स्पेसिफिकेशन्स में धनात्मक और ऋणात्मक विशिष्ट टर्मिनल से आता है। टाइपिकल स्थिति स्पेसिफिकेशन्स 25°C पर हैं।

6 टाइपिकल विशेषताएँ

7 विस्तृत विवरण

IVCR1402Q ड्राइवर इनवेंटचिप की अग्रणी एकल चैनल लॉ व्हाइज़ हाई-स्पीड गेट ड्राइवर प्रौद्योगिकी का प्रतिनिधित्व करता है

इसमें बिल्ट-इन नकारात्मक वोल्टेज जनरेशन, डिसैचुरेशन/शॉर्ट-सर्किट सुरक्षा होती है,

प्रोग्रामेबल UVLO। यह ड्राइवर अपने वर्ग में सबसे अच्छी विशेषताओं और सबसे कम आयतन और विश्वसनीय है

SiC MOSFET गेट ड्राइविंग कंट्रोल। यह उद्योग का पहला ड्राइवर है जिसमें SOIC-8 पैकेज में सभी आवश्यक SiC MOSFET गेट ड्राइविंग विशेषताएँ होती हैं।

SOIC-8 पैकेज में।

फ़ंक्शन ब्लॉक डायग्राम

7.1 इनपुट

IN एक गैर-इनवर्टिंग लॉजिक गेट ड्राइवर इनपुट है। इस पिन पर एक कमजोर पुलडाउन होता है। इनपुट TTL और CMOS संगत लॉजिक लेवल है, जिसकी अधिकतम 20V इनपुट सहिष्णुता होती है।

संगत लॉजिक लेवल है, जिसकी अधिकतम 20V इनपुट सहिष्णुता है।

7.2 आउटपुट

IVCR1402Q में 4A टोटेम-पोल आउटपुट स्टेज होता है। यह शक्तिशाली स्रोत धारा देता है जब यह सबसे अधिक आवश्यकता होती है Miller प्लेटॉ मंजिल क्षेत्र में पावर स्विच टर्न-ऑन ट्रांजिशन के दौरान।

शक्तिशाली सिंक क्षमता के कारण ड्राइवर आउटपुट स्टेज में बहुत कम पुल-डाउन इम्पीडेंस होती है, जो पैरासाइटिक Miller के खिलाफ प्रतिरक्षा में सुधार करती है।

जो पैरासाइटिक Miller के खिलाफ प्रतिरक्षा में सुधार करती है।

चालू करने का प्रभाव, विशेष रूप से जहाँ कम गेट-चार्ज Si MOSFETs या नवीनतम चौड़े bandgap SiC MOSFETs का उपयोग किया जाता है

उपयोग में लिया जाता है।

7.3 नकारात्मक वोल्टेज उत्पादन

शुरूआत पर, NEG आउटपुट GND तक खिसक जाता है और एक विद्युत् स्रोत के लिए एक उच्च धारा मार्ग प्रदान करता है जो बाहरी नकारात्मक-वोल्टेज कैपेसिटर CN (1uF आमतौर पर) को OUT पिन के माध्यम से चार्ज करता है।

कैपेसिटर को 2.0V से अधिक तक चार्ज किया जा सकता है 10us से कम समय में। कैपेसिटर वोल्टेज, VCN, चार्ज होने से पहले, /FAULT निम्न/सक्रिय बना रहता है, IN के लॉजिक लेवल को नजरअंदाज करते हुए।

नकारात्मक प्रतिबंध तैयार होने के बाद, NEG पिन और /FAULT पिन छोड़ दिए जाते हैं और OUT इनपुट संकेत IN का पालन करना शुरू कर देता है।

एक अंदरूनी नकारात्मक वोल्टेज नियंत्रक नियमित वोल्टेज को -3.5V तक नियंत्रित करता है सामान्य संचालन के लिए, PWM आवृत्ति और ड्यूटी साइकिल के बावजूद।

गेट ड्राइव संकेत, NEG, फिर VCC-3.5V और -3.5V के बीच स्विच करता है।

सामान्य संचालन के लिए -3.5V तक नियमित वोल्टेज को नियंत्रित करता है, PWM आवृत्ति और ड्यूटी साइकिल के बावजूद।

गेट ड्राइव संकेत, NEG, फिर VCC-3.5V और -3.5V के बीच स्विच करता है।

7.4 कम वोल्टेज सुरक्षा

ड्राइवर के सभी आंतरिक और बाहरी झुकावों की निगरानी की जाती है ताकि स्वस्थ कार्य करने वाली स्थिति बनी रहे। VCC को

एक कम वोल्टेज पता लगाने वाले सर्किट द्वारा निगरानी की जाती है। यदि वोल्टेज सेट सीमा से कम है, तो ड्राइवर आउटपुट बंद हो जाता है (निचली ओर खींचा जाता है) या निचले स्तर पर रहता है। ध्यान दें कि VCC UVLO थ्रेशोल्ड गेट वोल्टेज से 3.5V अधिक है।

वोल्टेज सेट लिमिट से नीचे है। ध्यान दें कि VCC UVLO थ्रेशहोल्ड गेट वोल्टेज से 3.5V अधिक है।

नकारात्मक वोल्टेज को भी निगरानी की जाती है। इसका UVLO एक निर्धारित 1.6V नकारात्मक थ्रेशोल्ड है। नकारात्मक वोल्टेज कैपेसिटर की खराबी से कैपेसिटर का वोल्टेज थ्रेशोल्ड से कम हो सकता है। UVLO सुरक्षा फिर MOSFET के गेट को जमीन तक खींच लेगी।

कैपेसिटर खराबी के कारण कैपेसिटर वोल्टेज थ्रेशहोल्ड से नीचे जा सकती है। फिर UVLO सुरक्षा खींचने वाली होगी

जब UVLO पता चलता है, तो \/FAULT को निचले स्तर पर खींचा जाता है।

7.5 डिसैटरेशन पता करना

जब शॉर्ट सर्किट या अधिक धारा होती है, तो पावर डिवाइस (SiC MOSFET या IGBT) की ड्रेन या कलेक्टर धारा इतनी ऊँची हो सकती है कि डिवाइस सैटरेशन स्थिति से बाहर निकल जाता है, और Vds\/Vce

धारा इस प्रकार की उच्च मान तक बढ़ सकती है कि डिवाइस सड़्यन (saturation) हालत से बाहर निकल जाएँ, और Vds/Vce की

डिवाइसेस का मूल्य बहुत अधिक बढ़ेगा। DESAT पिन एक ब्लैंकिंग कैपेसिटर Cblk के साथ, सामान्यतः क्लैम्प किया जाता है

Id x Rds_on, अब आंतरिक 1mA निरंतर विद्युत धारा स्रोत द्वारा बहुत अधिक चार्ज हो सकता है। जब

वोल्टेज सामान्यतः 9.5V अवरोध पर पहुंचता है, OUT और /FAULT दोनों को निचली ओर खींच लिया जाता है। 200ns ब्लैंक समय

OUT के बढ़ने वाले किनारे पर डाला जाता है ताकि DESAT प्रोटेक्ट सर्किट को Coss डिसचार्ज के कारण पहले से ही ट्रिगर न हो।

आंतरिक निरंतर विद्युत धारा स्रोत के नुकसान को न्यूनतम करने के लिए, मुख्य स्विच बंद होने पर विद्युत धारा स्रोत बंद कर दिया जाता है।

अलग-अलग कैपेसिटेंस का चयन करके, ऑफ़ देरी समय (बाहरी ब्लैंकिंग समय) को प्रोग्राम किया जा सकता है।

ब्लैंकिंग समय की गणना Cblk ∙Vth/ IDESAT से की जा सकती है

Teblk = Cblk ∙Vth/ IDESAT

उदाहरण के लिए, यदि Cblk 47pF है, तो Teblk = 47pF ∙9.5V/ 1mA = 446ns.

ध्यान दें कि Teblk में पहले से ही आंतरिक Tblk 200ns ब्लैंकिंग समय शामिल है।

वर्तमान सीमा सेटिंग के लिए, निम्नलिखित समीकरण का उपयोग किया जा सकता है,

Ilimit = (Vth – R1* IDESAT – VF_D1)\/ Rds_on

जहाँ R1 प्रोग्रामिंग रिसिस्टर है, VF_D1 उच्च वोल्टेज डायोड आगे का वोल्ट है, Rds_on अनुमानित जंक्शन तापमान पर SiC MOSFET चालू है,

जैसे कि 175C.

एक अलग पावर सिस्टम में आमतौर पर एक अलग बन्द करने का समय आवश्यक होता है। एक ऑप्टिमाइज़ बन्द करने का समय प्रणाली की छोटी विद्युत क्षमता को अधिकतम कर सकता है जबकि Vds और बस वोल्टेज घंटी को सीमित करता है।

सिस्टम छोटी विद्युत क्षमता को अधिकतम करता है जबकि Vds और बस वोल्टेज घंटी को सीमित करता है।

7.6 दोष

\/FAULT एक ओपन कलेक्टर आउटपुट है जिसमें कोई आंतरिक पुल-अप रिसिस्टेंस नहीं है। जब अनसंतुलितता और निम्न वोल्टेज का पता चलता है,

तो \/FAULT पिन और OUT दोनों को निम्न कर दिया जाता है। दोष प्रतिबंधित होने के बाद \/FAULT संकेत 10us तक निम्न रहेगा। \/FAULT एक स्वत: पुनर्जीवित संकेत है। सिस्टम कंट्रोलर को यह फैसला लेना होगा कि कैसे

और कब यह संकेत फिर से चालू होगा।

फ़ॉल्ट सिग्नल का प्रतिक्रिया देने के लिए। निम्नलिखित आरेख में सिग्नल क्रम दिखाया गया है।

7.7 NEG

बाहरी नकारात्मक बायस कैपेसिटर को NEG कम होने पर तेजी से चार्ज किया जाता है। यह शक्ति पर चलने के दौरान होता है

और पुनर्आरंभ की अवधि में, किसी भी फ़ॉल्ट की पहचान होने के बाद 10μs फ़ॉल्ट कम समय समाप्त होने से पहले। शक्ति पर चलने

और पुनर्आरंभ की अवधि के दौरान, नकारात्मक बायस कैपेसिटर वोल्टेज VCN मापा जाता है। जैसे ही वोल्टेज VN से अधिक हो जाता है

UVLO थ्रेशोल्ड, NEG उच्च-अड़चन बन जाता है और OUT गेट ड्राइव कंट्रोल पर नियंत्रण लेता है।

8 अनुप्रयोग और लागू करना

IVCR1402Q एक संक्षिप्त डिजाइन के लिए आदर्श ड्राइवर है। यह एक निम्न-पक्ष ड्राइवर है। हालांकि, एक बिल्ट-इन

नकारात्मक वोल्टेज जनरेटर के साथ, ड्राइवर को एक अलग बायस का उपयोग किए बिना उच्च-पक्ष ड्राइवर के रूप में उपयोग किया जा सकता है।

एक कम-लागत बूटस्ट्रैप का उपयोग किया जा सकता है। निम्नलिखित परिपथ आरेख एक सामान्य हाफ़ ब्रिज दिखाता है

चालक अनुप्रयोग।

9 लेआउट

एक अच्छा लेआउट वांछित सर्किट प्रदर्शन को प्राप्त करने का महत्वपूर्ण कदम है। ठोस ग्राउंड पहली बात है जिससे शुरूआत की जाए।

प्रकट पैड को चालक ग्राउंड से जोड़ना सलाहित है। यह सामान्य नियम है कि संधारित्रों को स्थान व्यवस्था में प्रतिरोधकों की तुलना में अधिक प्राथमिकता होती है।

एक 1µF और 0.1µF डिकोप्लिंग संधारित्र VCC पिन के करीब होने चाहिए और चालक ग्राउंड प्लेन से जुड़े होने चाहिए। नकारात्मक वोल्टेज संधारित्र को

OUT और NEG पिन के पास रखना चाहिए। ब्लांकिंग संधारित्र को भी चालक के पास रखना चाहिए। एक छोटा फ़िल्टर

IN के इनपुट पर (10ns समय नियंत्रण के साथ) आवश्यक हो सकता है, यदि इनपुट सिग्नल ट्रेस कोई शोर क्षेत्र से गुजरना पड़े। निम्नलिखित एक सुझावित लेआउट है।

इनपुट सिग्नल ट्रेस को यदि किसी शोर क्षेत्र से गुजरना पड़े तो IN के इनपुट पर एक छोटा फ़िल्टर (10ns समय नियंत्रण के साथ) आवश्यक हो सकता है।

निम्नलिखित एक सुझावित लेआउट है।

10 पैकेजिंग जानकारी

SOIC-8 (EP) पैकेज आयाम