Οδηγός 8-Πινάκιων 35V 4A SiC και IGBT με ολοκληρωμένο αρνητικό υποστήριγμα

1. Χαρακτηριστικά

• Δυναμικό οδηγού: 4A κατά και πηγή κορύφαιος ρεύματος

• Ευρεία εξέλιξη VCC μέχρι και 35V

• Ολοκληρωμένος 3.5V αρνητικός υποστηρικτικός βιάσισμα

• Σχεδιασμένος για κάτω πλευρά και επιτρέπει bootstrap υψηλή πλευρά δύναμης

• UVLO για θετική και αρνητική τοποθέτηση για τον πύργο

• Ανίχνευση μη εξατομίωσης για προστασία από σύντομο κύκλωμα με εσωτερικό χρόνο αφύλαξης

• Έξοδος σφάλματος όταν ανιχνεύεται UVLO ή DESAT

• 5V 10mA αναφορά για εξωτερικό κύκλωμα, π.χ. ψηφιακό απομακρυντή

• Είσοδος συμβατός με TTL και CMOS

• SOIC-8 με εκτεθειμένο πλάκισμα για εφαρμογές υψηλής συχνότητας και δύναμης

• Χαμηλή καθυστέρηση διαδοχής 45ns τυπική με ενσωματωμένο φίλτρο de-glitch

• Επικυρωμένο AEC-Q100

2. Εφαρμογές

• Φορτωτής EV σε πλατφόρμα

• Αντιστροφείς και σταθμοί φόρτισης EV/HEV

• Μετατροπείς AC/DC και DC/DC

• Κινητήρας μοτέρα

3. Περιγραφή

Το IVCR1402Q είναι καταρτισμένο AEC-Q100, με 4A μονοδρόμου, υψηλής ταχύτητας έξυπνο δρομέα, σε θέση να κινεί αποτελεσματικά και με ασφάλεια SiC MOSFETs και IGBTs. Δυνατή κίνηση με αρνητικό κλίμακα βελτιώνει την ανοχή σε θόρυβο ενάντια στο φαινόμενο Miller κατά την λειτουργία υψηλού dv/dt. Η ανίχνευση απεμπλύτρωσης παρέχει αξιόπιστη προστασία από σύντομο κύκλωμα και μειώνει τον κίνδυνο καταστροφής των δυναμικών συσκευών και των συστατικών των συστημάτων. Εισάγεται σταθερός χρόνος κατάργησης 200ns για να αποφευχθεί η προστασία από υπερροπή να ενεργοποιείται προωθημένα από το κορύφωμα των ισχύων και του θορύβου κατά την μεταβατική καμπύλη. Σταθερή θετική τάση υποβάθμισης UVLO και σταθερή αρνητική κλίμακα UVLO προστασίας εξασφαλίζει υγιείς τάσεις λειτουργίας στα πύλα.Ένα σήμα σφάλματος ενεργού χαμηλού ενημερώνει το σύστημα όταν συμβαίνει UVLO ή υπερροπή. Χαμηλή καθυστέρηση διαδοχής και μη σύμφωνο με ένα εκτεθέν θερμικό πάδι επιτρέπει στα SiC MOSFETs να κινούνται σε εκατοντάδες kHz. Ολοκληρωμένη γεννήση αρνητικής τάσης και έξοδος αναφοράς 5V ελαχιστοποιεί τον αριθμό εξωτερικών συστατικών. Είναι ο πρώτος βιομηχανικός δρομέας SiC MOSFET και IGBT που περιλαμβάνει γεννήση αρνητικής τάσης, ανίχνευση απεμπλύτρωσης και UVLO σε πακέτο 8-πινάκια. Είναι ο αδιάμιστος δρομέας για μια συμπαγή σχεδίαση.

Πληροφορίες Συσκευής

4. Διάταξη Καρύκων και Συναρτήσεις

5. Προδιαγραφές

5.1 Υψίστα Μέγιστα Προδιαγραφές

Επάνω στο εύρος θερμοκρασίας ελεύθερου αέρα (εκτός αν άλλο διατυπωθεί) (1)

(1) Η λειτουργία πέρα από τις καταχωρημένες μέγιστες απόλυτες προδιαγραφές μπορεί να προκαλέσει μόνιμη ζημιά στο συσκευάσμα.

Η εκτεταμένη εκτέλεση σε συνθήκες απόλυτων μέγιστων μπορεί να επηρεάσει την αξιοπιστία του συσκευάσματος.

5.2 Βαθμολογία ESD

5.3 Συστάσεις για τις Συνθήκες Λειτουργίας

5.4 Θερμικές Πληροφορίες

5.5 Ηλεκτρικές Προδιαγραφές

Εκτός αν άλλος διατυπωθεί, VCC = 25 V, TA = –40°C μέχρι 125°C, καπακτήτης παράκαμψης 1 μF από VCC σε GND, f = 100 kHz.

Οι ροές είναι θετικές προς την καθορισμένη τερματοποίηση και αρνητικές από αυτή. Οι προδιαγραφές τυπικών συνθηκών είναι στα 25°C.

6 Τυπικές Ιδιότητες

7 Λεπτομερής Περιγραφή

Ο ηλεκτρονικός κύκλος IVCR1402Q αντιπροσωπεύει την προηγμένη τεχνολογία μονοδιαλειμματικού υψηλής ταχύτητας προβολέα πύλης της InventChip

με ενσωματωμένη γεννήτρια αρνητικών ιδιοτήτων, προστασία από διάβρωση/σύντομη ένωση,

προγραμματιζόμενο UVLO. Αυτός ο προβολέας προσφέρει τις καλύτερες στην τάξη χαρακτηριστικές και τις πιο συμπαγείς και αξιόπιστες

Ο έλεγχος οδήγησης πύλης SiC MOSFET. Είναι ο πρώτος οδηγός της βιομηχανίας εξοπλισμένος με όλες τις απαραίτητες πύλες SiC MOSFET

χαρακτηριστικά οδήγησης σε πακέτο SOIC-8.

Διάγραμμα του τεμαχίου της συνάρτησης

7.1 Εισφορά

Το IN είναι μια μη αντιστρέψιμη είσοδος του οδηγού λογικής πύλης. Η καρφίτσα έχει αδύναμη έλξη. Η είσοδος είναι TTL και CMOS

συμβατό λογικό επίπεδο με μέγιστη ανοχή εισόδου 20V.

7.2 Παραγωγή

Το IVCR1402Q διαθέτει ένα στάδιο εξόδου 4A με τότεμ-πόλο. Παρέχει υψηλό πύργο κορυφής ρεύματος όταν είναι πιο

Η διαφορά μεταξύ των δύο ορίων είναι η τιμή που απαιτείται για την εφαρμογή της παραγράφου 1 του παραρτήματος I. Η ισχυρή ικανότητα του νεροχύτη οδηγεί σε

πολύ χαμηλή αντίσταση ανάσυρσης στο στάδιο εξόδου του οδηγού, η οποία βελτιώνει την ανοσία κατά του παρασιτικού Miller

εφέ περιβολής ενεργοποίησης, ειδικά όπου χρησιμοποιούνται Si MOSFETs με χαμηλή φορτίοση πύλης ή καινούργιες SiC MOSFETs με ευρύς χάρτη

χρησιμοποιούνται.

7.3 Γεννήση Αρνητικών Τασεων

Κατά την εκκίνηση, η έξοδος NEG συνδέεται με το GND και παρέχει μια διαδρομή υψηλού ρεύματος για μια πηγή ρεύματος να φορτίσει τον εξωτερικό καπακτή αρνητικής τάσης CN (1uF τυπικά) μέσω της έξοδου OUT. Ο καπακτής μπορεί να φορτιστεί πάνω από

2.0V σε λιγότερο από 10μs. Πριν οι τάσεις του καπακτήρα, VCN, να φορτιστούν, το /FAULT παραμένει χαμηλό/ενεργό, αγνοώντας το επίπεδο λογικής του IN. Μετά την έτοιμη αρνητική κλίμακα, και οι έξοδοι NEG και /FAULT απελευθερώνονται και η OUT ξεκινά να ακολουθεί το σήμα εισόδου IN. Ένας ενσωματωμένος ρυθμιστής αρνητικής τάσης ρυθμίζει την αρνητική τάση σε -3.5V για κανονική λειτουργία, ανεξάρτητα από τη συχνότητα PWM και τον βαθμό καταχώρησης. Το σήμα οδήγησης πύλης, NEG, αλλάζει μεταξύ

VCC-3.5V και -3.5V.

IN’s λογικού επιπέδου. Μετά την έτοιμη αρνητική κλίμακα, και οι έξοδοι NEG και /FAULT απελευθερώνονται και η OUT ξεκινά να ακολουθεί το σήμα εισόδου IN. Ένας ενσωματωμένος ρυθμιστής αρνητικής τάσης ρυθμίζει την αρνητική τάση σε -3.5V για κανονική λειτουργία, ανεξάρτητα από τη συχνότητα PWM και τον βαθμό καταχώρησης. Το σήμα οδήγησης πύλης, NEG, αλλάζει μεταξύ

VCC-3.5V και -3.5V.

ενσωματωμένος ρυθμιστής αρνητικής τάσης ρυθμίζει την αρνητική τάση σε -3.5V για κανονική λειτουργία, ανεξάρτητα από τη συχνότητα PWM και τον βαθμό καταχώρησης. Το σήμα οδήγησης πύλης, NEG, αλλάζει μεταξύ

VCC-3.5V και -3.5V.

7.4 Προστασία Υποφόρτισης

Όλες οι εσωτερικές και εξωτερικές κάθετες του οδηγού παρακολουθούνται για να εξασφαλιστεί μια υγιής συνθήκη λειτουργίας. Το VCC είναι

παρακολουθούμενο από ένα κύκλωμα ανίχνευσης χαμηλού φορτίου. Η έξοδος του οδηγού απενεργοποιείται (σπάνει χαμηλή) ή παραμένει χαμηλή αν το

φορτίο είναι κάτω από το ορισμένο όριο. Σημειώστε ότι το θRESHOLD UVLO του VCC είναι 3.5V υψηλότερο από τα φορτία πύλης.

Το αρνητικό φορτίο παρακολουθείται επίσης. Το UVLO του έχει ένα σταθερό αρνητικό όριο 1.6V. Η αρνητική φορτίση

καπακτόρας διαμάρτυρμα μπορεί να προκαλέσει το φορτίο του καπακτόρα να είναι κάτω από το όριο. Η προστασία UVLO θα σπάσει

την πύλη του MOSFET στο έδαφος. Το /FAULT σπάνει χαμηλό όταν ανιχνεύεται UVLO.

7.5 Ανίχνευση Ανυποσάθειας

Όταν συμβαίνει σύντομη ένωση ή υπερρεύμα, το ρεύμα της βραχύνσης ή του συλλέκτη του δυναμικού συσκευή (SiC MOSFET ή IGBT)

μπορεί να αυξηθεί σε τέτοια υψηλή τιμή ώστε το συστήμα να βγει από την κατάσταση υποσάθειας, και το Vds/Vce του

τα συσκευάσματα θα αυξηθούν σε σημαντικά υψηλή τιμή. Η πινακίδα DESAT με ένα κενό καπακτόρα Cblk, συνήθως κλειδώνεται σε

Id x Rds_on, τώρα μπορεί να φορτωθεί πολύ υψηλότερα από μια εσωτερική πηγή σταθερού ρεύματος 1mA. Όταν η

διαφορά θέσης φτάνει συνήθως το όριο 9.5V, και οι OUT και ο /FAULT τραβιούνται κάτω. Ένας χρόνος 200ns κενού εισαγόταν

στο ανεβασμένο άκρο του OUT για να αποφευχθεί η κύκλος προστασίας DESAT από την προωθημένη ενεργοποίηση λόγω της απελεγχόμενης Coss.

Για να ελαχιστοποιηθεί η απώλεια της εσωτερικής πηγής σταθερού ρεύματος, η πηγή ρεύματος εξαφανίζεται όταν ο κύριος διακόπτης

είναι σε κατάσταση απενεργοποίησης. Επιλέγοντας διαφορετική ικανότητα, ο χρόνος καθυστέρησης απενεργοποίησης (εξωτερικός χρόνος κενού) μπορεί να προγραμματιστεί.

Ο χρόνος κενού μπορεί να υπολογιστεί με

Teblk = Cblk ∙Vth / IDESAT

Για παράδειγμα, αν ο Cblk είναι 47pF, Teblk = 47pF ∙9.5V / 1mA = 446ns.

Σημειώστε ότι ο Teblk περιλαμβάνει ήδη τον εσωτερικό Tblk 200ns χρόνο κενού.

Για τη ρύθμιση του ορίου ρεύματος, μπορεί να χρησιμοποιηθεί η ακόλουθη εξίσωση,

Επεξεργασία των δεδομένων που χρησιμοποιούνται για την παρακολούθηση των δεδομένων

όπου R1 είναι αντίσταση προγραμματισμού, VF_D1 είναι η τάση προώθησης διόδου υψηλής τάσης, Rds_on είναι η στροφή SiC MOSFET

σε αντίσταση σε εκτιμώμενη θερμοκρασία διασταύρωσης, όπως 175C.

Ένα διαφορετικό σύστημα ηλεκτρικής ενέργειας απαιτεί συνήθως διαφορετικό χρόνο απενεργοποίησης. Ο βελτιστοποιημένος χρόνος σβήσης μπορεί να μεγιστοποιήσει

την ικανότητα βραχυκυκλώματος του συστήματος, περιορίζοντας παράλληλα το Vds και το κτύπημα τάσης λεωφορείου.

7.6 Λάθος

/FAULT είναι ανοιχτή έξοδος συλλέκτη χωρίς εσωτερική αντίσταση άνω. Όταν η ακατανυπολόγηση και υπό τάσεις

ανιχνεύονται, το πιν / FAULT και το OUT τραβήχτηκαν χαμηλά. Το σήμα / FAULT θα παραμείνει χαμηλό για 10us μετά

Η κατάσταση σφάλματος αφαιρείται. / FAULT είναι ένα σήμα αυτόματης αποκατάστασης. Ο ελεγκτής συστήματος θα πρέπει να αποφασίσει πώς

να αποκτήσει το σήμα /FAULT. Το παρακάτω διάγραμμα δείχνει την ακολουθία των σήματος.

7.7 NEG

Το εξωτερικό καπακτόριο αρνητικής κλίμακας φορτώνεται γρήγορα όταν το NEG γίνει χαμηλό. Αυτό συμβαίνει κατά την ενέργεια εκκίνησης

και την περίοδο επανεκκίνησης λίγο πριν λήξει ο περίοδος 10μs /FAULT χαμηλού μετά την ανίχνευση οποιουδήποτε σφάλματος. Κατά την ενέργεια εκκίνησης

και την περίοδο επανεκκίνησης, μετρείται η άλλη ένταση του καπακτόριου αρνητικής κλίμακας VCN. Μόλις η ένταση υπερβαίνει το όριο VN

UVLO, το NEG γίνεται υψηλής εμπόδισης και το OUT παίρνει τον έλεγχο της θύρας.

8 Εφαρμογές και Υλοποίηση

Το IVCR1402Q είναι ιδανικός οδηγός για μια σχεδιασμένη μικρή λύση. Είναι οδηγός κάτω πλευράς. Ωστόσο, με ενσωματωμένο

γεννήτρια αρνητικής έντασης, ο οδηγός μπορεί να χρησιμοποιηθεί ως οδηγός ανώτερης πλευράς χωρίς τη χρήση μιας απομονωμένης κλίμακας.

Μπορεί να χρησιμοποιηθεί ένα κόστος-αποτελεσματικό bootstrap αντί. Το παρακάτω διάγραμμα κύκλου δείχνει μια τυπική μισή γέφυρα.

εφαρμογή οδηγού.

9 Διάταξη

Καλή διάταξη είναι κλειδιαίο βήμα για να επιτευχθεί η επιθυμητή απόδοση κυκλωμάτων. Το σταθερό έδαφος είναι το πρώτο με το οποίο πρέπει να ξεκινήσουμε.

Προτείνεται να συνδεθεί το φανερό πάνελ με το έδαφος του οδηγού. Είναι γενική κανόνας ότι οι καπακτόροι έχουν

υψηλότερη προτεραιότητα από τους υπολογιστές για τη διάταξη τοποθεσίας. Ένας καπακτόρας 1uF και ένας καπακτόρας 0.1uF αποζεύξεως

θα πρέπει να είναι κοντά στον καταστομωτικό πίνακα VCC και να συνδεθούν με το έδαφος του οδηγού. Ο καπακτόρας αρνητικής θετικότητας θα πρέπει

να τοποθετηθεί κοντά στους πίνακες OUT και NEG. Ο καπακτόρας κενού θα πρέπει να είναι κοντά στον οδηγό. Μια μικρή φιλτράριση

(με χρονικό σταθερό 10ns) μπορεί να χρειαστεί στην είσοδο του IN αν οι σύνδεσης των σήματος εισόδου πρέπει να περάσουν

δια περιοχές με θόρυβο. Το εξής είναι μια προτεινόμενη διάταξη.

10 Πληροφορίες Πακέτων

Διαστάσεις πακέτου SOIC-8 (EP)